2014年05月01日

4月度概況

access1404.jpg4月度のアクセス状況は図のようになりました。多少低下気味ですが変動の範囲内であるともいえそうです。

4月度は、いよいよCodeSqueezer 2.0に向けての作業を開始しております。CodeSqueezerは、数式を与えることで数値演算を行う論理を自動形成する論理開発ツールでして、誤差の解析により必要なビット幅の論理を形成することを特徴としております。新しいバージョン(2.0)では、3月に学会発表いたしましたアルゴリズムにより、誤差のキャンセルを検出して必要な箇所に自動的に無効桁を追加することを特徴としております。

このため、CodeSqueezer 2.0は、コード形成に先立って誤差のシミュレーションを行い、必要な無効桁を自動的に設定して、それぞれの信号線のビット幅を決定いたします。4月度は新規の追加となりますシミュレーション部分を作成してこの部分の動作を確認しております。

下の図に示しましたのは全国大会プレゼン資料の12ページにあります二次方程式(x2 - 2 b x + c = 0)の解(x = b - √(b2 - c))を求める演算論理回路の平方根の内部(r3 = b2 - c)に要求される無効桁数を等高線表示したもので、bの仮数部は1,000に、cの仮数部は1,000,000に固定し、それぞれの指数部を0から10まで振った結果です。s.jpg

等高線はエクセルの作図機能を用いたために、少々おかしな図形となっております。右下の紺の広い領域は解が虚数となる領域で、この部分の計算は行わず、値を-9として欠側値であることを表現いたしました。その左上の紫の領域が無効桁必要数0の部分で、欠側値を-9としたためにこの間に等高線の密な領域が表示されておりますが、この部分は無視されるようにお願いいたします。

必要な無効桁数は、左上に行くに従って1ずつ増加し、左上隅で10桁となっております。これは、bの指数部が10でcの指数部が0の場合であり、無効桁を10桁追加することで双方の大きさが同程度となることに対応しております。また、等高線の傾きが1/2であることは、cそのものとbの自乗の間で減算が行われていることによると考えられ、ほぼ妥当な結果であるといえます。

この図はエクセルによる簡便な作図であり、そのまま学会発表に使えるものではありませんが、シンポジウムの際にはもう少しきれいな図で発表したいと考えております。なお、シンポジウムでは、シミュレーションのほかに、コード化までを含む一連の自動設計について発表することを計画しております。

その他、3月の全国大会では、計算機アーキテクチャのセクションで発表したため、これにあわせて幅広い応用を念頭に発表資料を作成したのですが、そのために焦点がぼけてしまったと反省しております。DAシンポジウムは論理回路の自動設計にフォーカスしたシンポジウムですので、数値演算論理の自動設計に絞って発表することが可能であり、2倍の発表時間と3倍の予稿が許されておりますことから、はるかに詳しい発表ができると期待しております。

これにつきましては5月23日までにアブストラクトを提出して発表可否の審査を受けることとなっております。アブストラクトはほぼ出来上がっておりますが、今後のソフト開発で気づいた点があればこれを追加修正した上で、期限に近いところで提出しようと考えております。

発表を認めていただければよろしいのですが、、、

その他、5月は引き続きCodeSqueezer 2.0の開発を続ける計画で、シンポジウムまでには何らかの形でデモできるようにしたいと考えております。
posted by 管理人 at 13:42| Comment(0) | TrackBack(0) | 日記

2014年04月01日

3月度概況

access1403.jpg3月度の弊社HPへのアクセス状況は図のようになりました。3月後半で落ち込んでおりますが、これは春休みの影響と考えております。

以前からご案内しておりましたように、3月11日に開催されました情報処理学会の全国大会で「誤差情報を含む浮動小数点表現とこれを用いた数値演算論理」と題する報告を行いました。詳細につきましては弊社HPをご覧ください。今回発表いたしましたのは、昨年10月度の進捗に述べました誤差の取り扱い手法を更に改良した手法で、最大の特徴は誤差のキャンセルが生じた場合の有効桁の毀損防止が可能となることです。

誤差キャンセルの問題はDAシンポジウム2010での報告でも指摘したように、早い段階から把握しておりました。当初は、設計者がアルゴリズムをチェックして回避するとしておりましたが、今回の手法はこれを機械的に行うことを可能とするものです。誤差キャンセルの問題に目処が付きましたことで、2012年のDAシンポジウムで発表いたしました“仕様記述言語mhdl”と併せまして、2010年のシンポジウムで指摘した課題は全て解決されたこととなります。

と、いうわけで次の課題はこの技術を応用したCodeSqueezer2.0を制作することとなります。また、締め切りに間に合えば、今年の夏に開催されますDAシンポジウムで、もう少し詳細な技術発表を行いたいと考えております。

この技術につきましては3月11日に既に発表しているのですが、プレプリントも2ページという制約があり、発表時間も短いことから、あまり詳細な内容に立ち入ることができませんでした。次回のDAシンポジウムでは、この技術の詳細と応用につきましてご紹介したいと考えております。夏までにはまだ時間がありますことから、おそらくはこの技術を組み込んだCodeSqueezer2.0もある程度動く状態に仕上げて、その動作状況もご紹介できるのではなかろうかと考えております。

DAシンポジウム2014のスケジュールは、アブストラクト締め切りが5月23日、採否通知が6月13日、原稿締め切りが7月18日、シンポジウム開催日が8月28〜29日となっております。アブストラクトの査読がありますことから、ある程度の結果を5月中旬までに出しておく必要があり、最低でも原理実証に必要な機能のみを実装したCodeSqueezer2.0のデモ版はそれまでに作り上げたいところです。

かなりタイトなスケジュールではありますが、いずれにせよCodeSqueezer2.0は制作する予定ですので、これらの作業はなんら無駄にはなりません。ここは気合を入れてやらなければいけないところです。
posted by 管理人 at 10:27| Comment(0) | TrackBack(0) | 日記

2014年03月01日

2月度概況

access1402.jpg2月までのアクセス状況は図のとおりです。2月後半は多少減少気味であるようにもみえますが、おおむね従来同様といえるでしょう。

今月度は学会発表の準備にほとんどの時間を費やしております。発表内容は、学会発表までは伏せておく方針ですので、今回は特に書くことはありません。

学会発表の内容につきましては、学会終了後に弊社HPにアップロードいたします。それまでの間、少々お待ちいただきますようお願いいたします。
posted by 管理人 at 15:46| Comment(0) | TrackBack(0) | 日記

2014年02月02日

1月度概況

access1401.jpg1月度の弊社HPへのアクセス状況です。冬休みの期間を含んでおりますが、ほぼ従来並のアクセスが続いております。

1月度は、前月に引き続き学会発表の準備とコンサルティング業務に忙殺され、ソフト開発はほとんど進展しておりません。ただ、予稿は無事期限内にアップロードいたしましたし、コンサルティング業務もひと段落しております。

学会関係で残る作業は、3月11日の発表までにプレゼン資料を作るだけです。資料の作成自体は3月に入ってからでも十分間に合いますので、2月中はCodeSqueezer2.0を見据えたシミュレーションソフトの開発にあてることといたします。久々に本来の業務が前に進みそうです。

学会発表の内容につきましては、発表前にオープンすることは避けるべきと思われますので、全国大会終了後にプレプリントとプレゼン資料をHPにアップロードする予定です。ご期待ください。
posted by 管理人 at 11:54| Comment(0) | TrackBack(0) | 日記

2014年01月01日

12月度状況

access1312.jpg12月度のアクセス状況は図のようになりました。多少レベルが上がっているようにもみえますが、変動の範囲内かもしれません。

弊社が発表を予定しております情報処理学会全国大会ですが、プログラムが公開されました。最初から3番目の1A-3が私の発表です。

この発表内容につきましてはいろいろと計画をしていたのですが、12月に入ってから別途行っておりますコンサルタント業務が立て続けに舞い込み、予稿執筆にあまり時間が割けない状況となりました。また、予稿の草稿を書いておりますと説明の必要な事項が数多くあることも判明し、2ページという制限ではシミュレーション結果まで書けそうにありません。そこで、予稿段階ではシミュレーション結果には触れず、シミュレーション結果に関しては発表の際に絵をさらりとご紹介する程度に止めておくことといたしました。

今回の発表の主眼は、あくまでも原理部分にありまして、発表を聞かれる方にはこの部分をしっかりとご理解いただくようにしたいと考えております。

予稿につきましては、既に情報処理学会に送信済みですが、1/14の締め切りまでには何度でも修正ができるということで、あと1回程度、文言の修正を行って最終版にしたいと考えております。

その他、この日記のタイトルを変更いたしました。この日記は会社設立以前から始めており、さくらのアカウントを取った直後から記述しておりました。その時点では会社名も決まっておらずURLも取得していなかったために、さくらのデフォルトURLをタイトルとしておりました。

このタイトル、本来は会社設立直後に変更すべきところ、今日まで忘れていたのはまったく間の抜けた話でした。まあ、遅きに失したとはいえ、今回修正いたしましたことは一つの進歩である、と前向きに考えておくことといたしましょう。

あ、そうそう、本日は正月元旦、あけましておめでとうございます。本年もご愛読のほど、宜しくお願いいたします。
posted by 管理人 at 12:51| Comment(0) | TrackBack(0) | 日記

2013年12月01日

11月度概況

1311.jpg11月のアクセス状況は図のようになりました。

弊社HPの利用のされ方は、演算論理を解説するCodeBookへのアクセスが多く、その中でも特に除算論理を調べる目的でのアクセスが多くなっております。除算論理につきましては、今ではもっと詳しい解説も可能なのですが、他の業務が立て込んでおり、なかなか古い文書の改定にまで手が回りません。いずれ時間ができました折には、まず、除算論理の解説から改定するようにしたいと思います。CodeBookへのアクセスは直接の商売にはつながらないのですが、宣伝という意味では十分に役割を果たしていると考えております。

今月度の業務といたしまして、学会発表の準備を優先して取り進めております。いろいろと面白い内容は含んでいるのですが、学会発表となりますと、わかりやすい例を取り上げて定量的評価を含む形でプレゼンするのが一般的で、シミュレーションプログラムを一つ作成して評価するという形を取らざるを得ません。

シミュレーションプログラムの作成には結構な時間がかかるのですが、アルゴリズムを事前に評価するという意味もあり、先々のCodeSqueezerのコーディングが効率的になることも期待でき、ここはきちんとした形で取り進めようと考えております。

一つの問題は、CodeSqueezer2.0は、演算論理を作成する関数をユーザに開放する計画で、この部分をDLLにする形でコーディングを進めておりました。一方シミュレーションソフトは、コーディング効率を上げるため、.NET Frameworkを全面的に使用して記述しております。こうして作成したアルゴリズムをCodeSqueezer2.0で使用する際に、果たしてDLL化が容易にできるかどうか、少々疑問です。

と、言いますのは、以前いろいろとトライした結果、.NET Frameworkを使用したクラスはDLLでは使用できない様子で、関連する部分を全て標準C++に書き直しております。これがどの程度の手間を要するかが問題で、最悪の場合はDLL化を行わないバージョンを先行して出す形を取りたいと考えております。

その他、今月度はパシフィコ横浜で同時開催されましたET(組み込み総合技術展)とEDSFairを見学してまいりました。弊社のやっておりますような製品はまだどこからも出てくる気配がないことで一安心です。また、アベノミクスの効果でしょうか、人出は過去に比較して非常に良好でした。組み込み分野も景気が回復している様子です。
posted by 管理人 at 14:15| Comment(0) | TrackBack(0) | 日記

2013年11月01日

10月度進捗状況

access1310.jpg今月度の弊社HPへのアクセス状況は図の通りで、ほぼフラットな状況が継続しております。

10月度は前月に引き続き、誤差の取り扱いに関する検討を進めております。

前月は、誤差を定数(error_ratio)で扱う手法についてご報告いたしましたが、これで扱っているのは誤差の下限であり、演算結果に実際に含まれる誤差はこれよりも大きな値となります。

演算論理を形成する際には、入力された値のいかんに関わらず有効な情報を失わないようにする必要があり、誤差の下限を用いてビット幅などを決めていくのは正しい考え方ではあります。しかしながら、数値を論理値に変換する際には、有効桁がゼロであるかどうかを判断基準としており、誤差の下限を用いる手法は厳密な意味では正しくはありません。

制御などに利用される論理回路であれば、誤差部分の厳密な取り扱いができることよりも、より小さな回路規模で装置を実現する方が優先されるはずで、厳密な取り扱いがどの程度要求されるかは疑問であることも事実です。しかし、演算結果に実際に含まれる誤差というのも有用な情報であり、特にパイプライン処理を用いた数値演算装置を科学技術計算に利用するようなケースを考えますと、結果とこれに含まれる誤差が同時に算出される手法も、それなりに需要があるようにも思われます。

CodeSqueezer2.0の設計思想の一つは、広い応用分野をカバーできるように自由度をもたせることであり、それぞれの信号に含まれる実際の誤差を正しく演算する機能も、基本仕様に含めておくべきでしょう。そういうわけで、今月度は、誤差を変数として、信号の値と並行して演算する手法について検討を進めております。

誤差の指標として、先月度ご紹介したerror_ratioは誤差の標準偏差に相当する値ですが、誤差を演算する際にはこれを自乗した誤差分散(Veとします)で取り扱うのが簡便です。種々の基本演算の結果に含まれる誤差分散は次のように計算されます。ここで、入力値をa, b、これらに含まれる誤差の分散をVa, Vbとします。
  加減算:Ve = Va + Vb
   乗算:Ve = Va * b^2 + Vb * a^2
   除算:Ve = Va / b^2 + Vb * a^2 / b^4
  平方根:Ve = Va / (4 * a)

浮動小数点で表される値に対しては、誤差分散も浮動小数点で扱う必要がありますが、その指数部は値の指数部の二倍とすることで論理が簡素化されます。この場合は誤差分散の仮数部は値の仮数部の最小桁を単位として誤差分散を表示していることになります。

無効桁の切捨ては、誤差分散の演算結果が最低保証値の4倍未満となるように行います。一桁の切捨てを行う場合には、指数部に1を加算し、値の仮数部をi bit右シフトし、誤差分散の仮数部を2 bit右シフトします。

誤差分散が1以上4未満となるように常に無効桁の切捨てを行うなら、誤差分散は狭い範囲で取り扱うことが可能となり、これを扱うための演算器や信号線は簡素なもので実現可能です。すなわち、誤差分散の仮数部は、最低2 bitあればよく、これを固定小数点数として小数点以下を扱うとしても、4〜8 bit程度で十分でしょう。

この手法につきましては、いろいろと面白い内容を含んでおりますので、来年3/11〜13に開催されます情報処理学会全国大会での発表を申し込んでおきました。発表内容などにつきましては、発表後にHPに掲載いたします。

そのようなわけで、CodeSqueezer2.0の開発はなかなか前に進みません。でも、その内容は非常に充実してきているわけで、無駄なことをしているわけでもありません。スピードよりも完全性、というのもこの開発思想の一つではありました。とは言いましても、できれば学会開催までには、最初のバージョンをアップロードすべく、開発の方も加速したいと考えております。

今後ともお付き合い、よろしくお願いいたします。
posted by 管理人 at 10:45| Comment(0) | TrackBack(0) | 日記

2013年10月01日

9月度概況

access1309.jpg9月度の弊社HPへのアクセス状況は図のようになりました。夏休みによると思われる先月度の落ち込みから回復し、以前と同じ水準に落ち着いている様子です。

CodeSqueezer2.0につきましては、引き続き開発に注力しております。無償公開中のCodeSqueezer評価版は、これまでの使用期限が9月末までとなっておりましたので、来年3月末までに使用期限を延長したバージョンを作成し、アップロードしております。引き続きご利用になりたい方はこちらをダウンロードしてお使いください。

今月度も引き続き、基本仕様の部分の見直しを行っております。今回行いましたのは演算誤差の取り扱い方法です。

CodeSqueezerに含まれておりますパイプライン処理記述言語MHDL処理系の特徴は、誤差を含む信号に対して有効桁のみを後段に伝達する論理を自動形成することを特徴としております。パイプライン処理は多数の演算器を用いる必要があるため、個々の演算器のビット長を最適化することにより、生成される論理の規模を最小にすることができます。

浮動小数点演算においては、有効桁以下にもわずかながら情報が含まれ、誤差を含む桁も2 bit程度は伝達することで情報を最大限に利用できるとされております。このため、これまでのCodeSqueezerも環境変数“noise_bits”を準備して、有効桁以下もnoise_bitsで与えられた数のビットだけは後段に伝達するようにしておりました。

noise_bitsに対するもう一つの理解として、AD変換機などから得られるデータにはノイズの影響により下位の数ビットはデータが安定しないことから、そのビット幅はゼロ判定から除外しなければならない、との考えがありました。

従来は、この二つの問題を同じnoise_bitsで扱っていたのですが、前者は演算に関わるポリシーの問題であり、後者は個々の信号線に含まれるノイズ(あるいは誤差)の問題であり、これらは独立に扱うことが妥当と考えられます。

また、個々の演算論理を作成する際に、有用な情報が失われることを防ぐ観点から有効桁を決定しているため、演算段数が増加するにしたがって誤差が増加するという問題がありました。従来のCodeSqueezerでは、ユーザ側で有効桁数を減じる標準手続き“reduce”を適宜挿入することで誤差の増加を抑制するようにしていたのですが、これは自動化されてしかるべき処理であるように思われます。

そこで今回、個々の信号に含まれる誤差の大きさを表す“error_ratio”と、後段に伝達する有効桁以下のビット幅である“shaky_bits”を個別に扱い、誤差の増加にあわせて自動的にビット幅を縮小するよう改善を図っております。

error_ratioは、それぞれの信号線に含まれる誤差の幅がLSBの何倍であるかを示す信号線の属性で、演算論理を形成する際に入力信号のerror_ratioから出力信号のerror_ratioを算出して出力信号線の属性とします。error_ratioは、統計的には標準偏差に該当する量で、複数の信号線の和のerror_ratioは、入力信号線のerror_ratioを二乗したものの和の平方根で与えられます。

shaky_bitsは、これまでnoise_bitsと称していたものと同じ概念で、伝達される信号線の有効桁以下のビット幅を指定する環境変数です。

信号線に含まれる誤差はLSBの2shaky_bits倍以上を確保するようにいたします。error_ratioがこの値の2倍以上ある場合は、信号線の桁数を1 bit削除することが可能となります。(4倍以上ある場合は2 bitの削除が可能、一般に2k倍以上の場合にk bitの削除が可能です。)演算論理の形成に際して、このアルゴリズムを適用することで、余剰ビットの自動削除が可能となります。

今月度検討したもう一つが、丸めの手法です。無効なビットを削除する際、従来は単純な切捨てを行っておりましたが、切捨てが多数回行われますと、その結果は本来あるべき値から大幅にずれてしまう危険性があります。

あるべき値に近い状態を維持するためには、切捨てではなく、四捨五入を行う必要があります。二進法における四捨五入は、削除される部分の最上位が1である場合に切り上げを行い、0である場合に切捨てを行うのが最も簡単なのですが、削除される部分が正確に1/2である場合に切り上げを行うと、多数回の四捨五入の結果が元の値から大きくずれてしまう可能性があります。たとえば、二進表記で0.001の小数部分を最下位から順に四捨五入で取り除く場合、このような単純な手法を用いたのでは、0.001→0.01→0.1→1となってしまいます。

JISは四捨五入を、削除される部分が正確に1/2である場合には、残った部分が偶数となるように切り上げもしくは切捨てを行うこととしております。このようにすれば切り上げの連鎖は生じることなく、四捨五入を繰り返しても元々の値から大きくずれるという問題を回避することができます。

これらのより正確な手法は、それぞれに論理を複雑にします。演算論理回路を形成する際、それぞれの目的に即して、回路の単純さと値の正確さに対する必要性が異なることは十分にありえます。そこで、CodeSqueezer2.0では、どの手法を選ぶかを環境変数“round_mode”で指定するようにいたします。

round_modeの意味、及びxの下位cut_bitsを削除してyに代入するVerilogコードは以下のとおりです。

round_mode == 0の場合は、ビット幅の縮小を単純な切捨てで行います。コードは、

      y = x[msb:cut_bits]

round_mode == 1の場合は、切捨て部分の最上位のみによる単純な四捨五入を行います。コードは次のようになります。

      y = x[msb:cut_bits] + x[cut_bits - 1]

round_mode == 2の場合は、切捨て部分が正確に1/2の場合に偶数となるように切り上げ切捨て処理を行うJIS法に従って四捨五入を行います。

cut_bits == 1の場合のコードは次のようになります。

      y = x[msb:cut_bits] + (x[cut_bits - 1] & x[cut_bits])

cut_bits > 1の場合のコードは次のようになります。

      y = x[msb:cut_bits] + (x[cut_bits - 1] & (|x[cut_bits-2:0] | x[cut_bits]))

上記手法が精度の維持にどの程度有効であるかに関しましては現在検討を進めております。結果につきましては次の機会にご紹介することといたします。
posted by 管理人 at 17:48| Comment(0) | TrackBack(0) | 日記

2013年09月01日

8月度概況

Access1308.jpgまず、8月度の弊社HPへのアクセス状況は図のようになりました。このところ安定しているアクセス数からは多少の落ち込みとなっておりますが、例年夏休みにはアクセスが減少するのが常ですから、従来と変わらずと考えて良いでしょう。

8月度も引き続きCodeSqueezer2.0の開発を続行しております。それぞれの演算手続きをVerilogソースコードに変換するコーダの開発と並行して、全体の開発環境とコーダの記述を容易にするためのサービス関数の整備も実施しております。CodeSqueezer 2.0は、ユーザによるコーダの記述も可能とするよう計画しておりますので、サービス関数もユーザに利用しやすいよう配慮が必要です。

8月度は全体に関係する仕様変更を二つ行っております。

一つは単項演算子をそれぞれのコーダ内部で処理するようにしたことで、こうすることでより高度な最適化が可能となります。これを可能とするため、ファンクションの入力ポートに与える情報として、従来与えておりました接続リンクと演算の種別に追加して、その入力に施される単項演算子を与えるようにいたしました。

単項演算子の種類は、なし、否定(!)、及び論理化(!!)の三種類にそれぞれマイナス(-)の有り無しを含む、計6種類といたします。論理化はゼロでないといえる場合に真(1)とし、否定は同じ場合にのみ偽(0)とします。マイナスの単項演算子は最後に施し、論理値の場合は真が-1、偽が0となります。

複数の単項演算子が連続して与えられた際は、パーサがこれら6種類のいずれかに簡素化します。これは、否定または論理化の演算子が左から作用した場合、マイナスは除去され、既に否定・論理化演算子がある場合には新たに作用する論理化演算子は無視され、新たに作用する否定演算子は既に存在する否定と論理化を入れ替えます。また、マイナス演算子が重ねて与えられた際にはこれを除去する形で行われます。

Verilog HDLの右辺式には、部分ビット列や接続演算を使用したビット拡張を記述することができます。また、マイナス、ビット反転、リダクション演算子などを作用させることができます。これらを扱うため、CodeSqueezerでは修飾ワイヤという考え方を用いています。

修飾ワイヤは、右辺の演算式に与える変数をワイヤに各種修飾を施した形で与えようという考え方で、修飾には負号反転、ビット反転、リダクション演算子、上位と下位へのビットの拡張、縮小幅を準備します。また、定数の場合はワイヤを与えず、負号反転修飾のみを有効といたします。

コーダの作成に際しては、演算の種別と右辺の各変数を修飾ワイヤの形式で与えることで、Verilog HDLコードが自動的に形成されるようサービス関数を準備しています。こうすることで見通しの良いコーダの記述が可能となります。単項演算子も、基本的に、ワイヤへの修飾に変換されることとなります。

修飾ワイヤという技法は従来から用いておりましたが、論理化の単項演算子を扱うようにいたしました機会に、ゼロ判定コードの生成も修飾を用いて行うようにいたしました。

一般には信号線(ワイヤ)の全てのビットがゼロである場合にゼロと判定されます。この例外的ケースは有効桁以外のビットも伝達する場合で、有効桁よりも下位のビットが1であってもそれは信号としては意味を成しませんので、有効桁のビットが全てゼロである場合にゼロと判定することになります。

下位の無効ビット数をnbとするとき、符号なし数xのゼロ判定は次のVerilogコードで表現されます。ここでmsbは最上位のビット番号です。
    zero = ~|x[msb:nb]

符号がある場合は、以下のように書きたいところです。
    zero = ~|x[msb:nb] | &x[msb:nb]
しかしながらこれでは正と負で非対称になります。たとえばnbが1の場合、上の書式では、0とみなされるのは-2, -1, 0, 1の4通りの場合で、+2がゼロとされない一方で-2はゼロとされてしまいます。

この一つの解決は、符号付数に対しては絶対値化してからゼロの判定を行うことです。この信号の絶対値が他にも使用されるなら、これをゼロ判定に用いることは合理的でしょう。

ゼロ判定する信号の絶対値が他で必要とされていない場合は、別途論理回路で生成した方が遅れの少ない回路が形成できそうです。このための論理式は、たとえば次のようになります。
    zero = ~|x[msb:nb] | (&x[msb:nb] & |x[nb-1:0])

ゼロ判定は、比較的頻繁に現れる処理と考えられ、一つのモジュール内で同じワイヤに対して複数のゼロ判定が行われることもありそうです。そこで、ゼロ判定コードを形成した際には、その結果を格納するワイヤをワイヤのメンバー(Wire* zero)として保持することといたしました。

ゼロ判定が必要な場合は、モジュールのメンバ関数“zero(wire)”を呼び出すことで判定結果を格納したワイヤを得ます。関数zeroはワイヤwireのメンバzero_wireが既にセットされている場合はこれを返し、そうでない場合はゼロ判定を行うコードを形成し、結果を格納するワイヤをワイヤのメンバzero_wireにセットした上で、これを返します。

同様な手法は、ワイヤの定数成分を除去する場合、およびワイヤの値を絶対値化する場合にも用いています。

その他、上で使用いたしましたリダクション演算に関しても、従来のCodeSqueezerでは単純にリダクション演算を行っていたのですが、FPGAの論理エレメントは一般に入力数が限られておりますことから、ビット数の多いリダクション演算はビット数に上限を設けて複数の演算に分割することが妥当ではないかと思われます。つまり、~|x[msb:nb]とするのではなく、適切な分割位置cbを用いて次のような形に演算を分離すべきと考えられます。以下は2分割の例を示しましたが、xのビット幅が大きい場合はさらに多くの分割を行うこととなります。
    tmp_1 = |x[msb:cb+1]
    tmp_2 = |x[cb:nb]
    zero = ~(tmp_1 | tmp_2)

全体に関わる変更は、影響する範囲が広いため、できる限り、個々のコーダを書き上げる前に定めておく必要があります。あとで大規模な手直しの必要に迫られませんように、ここは注意深く仕様を定めていきたいと考えております。
posted by 管理人 at 16:01| Comment(0) | TrackBack(0) | 日記

2013年08月01日

7月度概況

access1307.jpg7月度までの弊社HPへのアクセス状況は図のようになりました。これまでのところ、ほぼフラットに推移しております。

今月度の特記事項といたしまして、トップページ記載のように、CodeSqueezer製品版の販売を一旦停止することにいたしました。こういたしました理由は、CodeSqueezer 2.0の開発に注力するためです。新バージョンの発売を目前として旧バージョンの販売を停止するという理由もないことはないのですが、現在のところ新バージョン発売のめどが立っておらず、こちらはあまり理由にはなりません。

CodeSqueezer 2.0は、加減算や乗除算などの基本的な演算論理のコード化関数(コーダ)を利用者が改良できるようにすることを目指しております。これは、Rubyを開発したまつもとゆきひろ氏の、世界に広まるためにはユーザを巻き込む形を作り上げることが重要とのことばにヒントを得てのことですが、そのような形に作り上げることは実はかなり大変なことであることが、次第にわかってまいりました。

コーダ作成をユーザに開放するということは、インターフェース部分をきちんとしなければならないということ、この部分は後で変更することが難しくなるということです。このため、将来の拡張にも配慮して自由度の高い形に規格を定める必要が生じます。このための大きな変更点は、加算と減算のように同じ優先順位の演算は任意の項数を処理できる単一のコーダで処理するようにしたことで、このために入力ポートへの接続情報に接続先を表すリンク以外に逆演算フラグと演算種別を表す整数値を与えるようにしております。

変更を行った結果、CodeSqueezer 2.0の開発は、旧バージョンの部分的変更では済まず全面的な書き換えが必要となり、予想を大幅に超える作業量となってしまいました。CodeSqueezer 2.0につきましては、早くできるに越したことがないのは当然ですが、遅れたからといって大きな問題が生じるわけでもありません。ここは開発スピードよりも製品の完成度の高さを第一優先として、じっくりと開発に取り組みたいと考えております。

その他、今月度はテクノフロンティア展を見学してまいりました。

CodeSqueezerをデモする際に具体的な応用事例を示したらどうかとの助言をいただいているのですが、この一つの候補がエンコーダ信号を高精度化するための信号処理アルゴリズムです。実は、私はこのテーマで20年以上にわたって研究してきたのですが、いまだ究極のアルゴリズムには至っておりません。でも長年取り組んできた問題ですから、これまでに行われた無数の試みとその結果が知識としてあり、可能な道がどの辺りにあるかもおおよその見当は付いております。このテーマは、CodeSqueezer2.0の開発が一段落した段階で、ぜひとも取り組みたいと考えております。

で、テクノフロンティア展ですが、たまたまニコンの方がエンコーダに関する講演を行っておりましたので聴講してまいりました。前半部分は相当に初歩的な話で、これは失敗したかとも思ったのですが、後半は多少高度な議論にも踏み込んでおり、聞いて損ではありません。エンコーダでの計測精度を上げることは、今日でもこの分野での大きなテーマの一つとのことで、改めて意を強くしたしだいです。
posted by 管理人 at 11:18| Comment(0) | TrackBack(0) | 日記

2013年07月01日

6月度概況

access1306.jpg6月度のアクセス状況は図のようになりました。変動はありますが、昨年からほぼ一定のアクセス数となっております。

ページビューを稼いでおりますのがVerilog Code Book、つまり数値演算を行う論理をVerilog HDLで記述する方法を解説したページでして、直ちに商売に結びつくというわけではないのですが、弊社の存在を多くの技術者や学生さんに知っていただくという意味で、当初の狙い通りとなっております。

このVerilog Code Bookはかなり昔に作成した文書で、今日ではもっと気の利いた文書にしたいところです。しかし、CodeSqueezer 2.0が完成しない状況下では、文書の改定などをやってはおれません。これに関しましては、今後の課題ということにいたします。

6月の話題といたしまして、JPCAの展示会を見学してまいりました。特記事項は多層プリント基板の内部の層をくりぬいて部品を埋め込む「部品内蔵基板」でして、多数の報告やデモが行われておりました。

プリント基板に部品を内蔵することのメリットは、小型・薄型になること、信頼性が高まることでして、おそらくはコストも低下するのではなかろうかと思われます。内蔵される部品の一つが集積回路でして、シリコンチップをモールドしたりせずに裸のまま搭載している様子です。確かにこういたしますと、大幅な小型化・薄型化が可能となります。

我々が対象としておりますFPGAは一般に端子数が非常に多く、多層基板に実装するのが一般的ですが、その内部にFPGAのチップを埋め込むことができますと、小さな基板に多数のFPGAを実装することもできそうです。このような技術を使いますと、いずれは、大規模な論理を低コストで実現することもできるようになりそうです。
posted by 管理人 at 15:42| Comment(0) | TrackBack(0) | 日記

2013年06月02日

5月度状況

access1305.jpg5月度までの弊社HPへのアクセス状況は図のようになりました。従来同様、ほぼ一定のアクセス数が続いております。

5月度の特記事項ですが、まず、5月8日に東京ビッグサイトで開催されました「組み込みシステム開発技術展」を見学してまいりました。スマホのおかげでしょうか、特に超小型の部品では長足の進歩を遂げておりますが、お目当てのFPGA関連では収穫はゼロ。とはいいましても、いつなにがでてくるかわかりませんから、チェックは続けないわけにもまいりません。6月にはプリント基板関連の展示会がありますので、これもチェックする予定です。

次に、4月にアルテラ社の講習会に参加した旨は先月度のこのブログに書いたのですが、そのときQuartusIIが相当に進歩していることを知りました。たまたまアルテラのメールサービスでQuartusIIのVer13がダウンロード可能となったことを知りましたので、早速ダウンロードいたしましたが、このインストール中にアンチウィルスソフトがトロイの木馬ウィルスを検出いたしました。同じ操作を二度行って二度とも検出されておりますので、配布パッケージに原因があるものと思われます。

これにつきましては、事後に送られてきましたアルテラの使用感アンケートで報告し、先方の担当者と何度かメールをやり取りしたのですが、結局原因はわからずじまいとなっております。なお、ウィルスにつきましてはアンチウィルスソフトが自動的に削除いたしましたので問題はないものと思われます。また、QuartusIIの新バージョンもこれまでのところでは問題なく走っております。

その他、以前PCの不調についてこのブログに書いたのですが、外付けのHDDに問題があると判明いたしましたので、別途USB接続のHDDを購入して対処いたしました。それにしても1TBのHDDを普通に扱うような時代が来ようとは、かつてこの業界に関わっていた頃には思いもしませんでした。
posted by 管理人 at 22:20| Comment(0) | TrackBack(0) | 日記

2013年05月01日

4月度概況

access1304.jpg4月度の弊社HPへのアクセス数は図のようになりました。ここ数ヶ月、ほぼフラットなアクセス数となっております。

CodeSqueezer 2.0は、引き続き開発を進めておりますが、種々のトラブルにより難航中です。これにつきましては、完全な形での公開を目指し、拙速は避けたいと考えております。CodeSqueezerをご利用になりたい方は、現在の評価版を本年9月末まで使用可能としておりますので、こちらをご利用ください。

今月度の特記事項といたしまして、アルテラ社のCyclone Vの講習会に参加してまいりました。私が現在コード確認に使用しております評価ボードはCyclone IVを搭載したもので、その次の世代のデバイスということになります。

Cyclone Vは、集積度や消費電力が改善されていることはもちろんですが、ロジックエレメントをStratixと同じ構造にしたということで、これがもし本当であれば、ロジックエレメントを加算減算切り替え可能な形にプログラミングできるはずで、特に除算論理を構成する上で有用であるように思われます。

このような論理に展開されることをより確実にするためには、論理合成に与えるソースリスト上でも、加減算切り替え演算を一つの式で記述したほうが良いように思われ、このためには以下のようなノードも扱えるようにする必要がありそうです。

  out = cond ? (a + b) : (a - b)

その他、Cyclone Vの特徴は、DDR3メモリやPCI Expressバスのアクセス機能をハードで持たせたこと。これらのインターフェースを利用する際にも複雑なインターフェース仕様に頭を悩ませなくてもすみそうです。
posted by 管理人 at 18:32| Comment(0) | TrackBack(0) | 日記

2013年04月06日

3月度概況

access1303.jpg3月度のアクセス状況は図のようになりました。多少の増減はありますが、ほぼフラットといったところでしょう。

先月度問題の発生したパソコンは、その後異常もなく稼動しております。多少の不安はありますが、当面このまま走ることといたしました。

最近ウィンドウズの走るタブレットの新製品が各種出ており、興味を惹かれるのですが、あまり新しいものにチャレンジすると思わぬ時間をとられることにもなりかねません。ここは製品が安定して世評の固まるまで待つのが正解であるような気もします。

CodeSqueezer 2.0の開発につきましては依然として遅れ気味です。現在公開しております評価版“CodeSqueezerのVersion 1.08”はこの3月末で使用可能期間が切れてしまいましたので、9月末まで使用可能なバージョン(1.08C:ダウンロード)をアップロードいたしました。引き続き評価されたい方はこちらをお使いください。

posted by 管理人 at 23:30| Comment(0) | TrackBack(0) | 日記

2013年03月10日

2月度概況

遅くなりましたが2月度の状況について報告いたします。

access1302.jpgまず、アクセスは図のようになりました。先月度まではトレンドラインを一本の直線で表示していましたが、データを良くみれば昨年あたりからアクセス数はほぼフラットとなっておりますので、二本の矢印で表示してみました。現在のところ、増減はありますが、ページビューで200〜300/日付近で推移しております。新バージョン完成後の増加に期待したいところです。

その新バージョンのCodeSqueezer 2.0ですが、種々のバグへの対応で開発が遅れ気味であったのに加え、パソコンのハードウエア異常という新たな問題も発生しております。この問題は現在のところ、一部のディスク領域が使用不能との表示が出るだけで、動作自体は正常に行われているのですが、危険な状態であることには変わりなく、何らかの対応が必要と考えております。

ハードウエア異常に対する対処は新しいパソコンを購入するのが最も簡単です。そうなりますとOSもWindows 8ということになりますが、これに伴ってコードの修正が必要になる可能性もあり、スケジュール面での遅延要因がまた一つ増えてしまいます。

とはいえ、現在のソフト開発はWindows Vistaをベースに行っており、Windows 7との互換性は基本的に確保されているものの、この先はWindows 8への対応も当然必要になりますので、この機会にOSのバージョンアップを行うことは悪いことではありません。CodeSqueezerのバージョンも2.0になるわけですから、ちょうど良い機会であるともいえるでしょう。CodeSqueezer 2.0は、製品発表時期を早くすることよりも、製品の完成度をあげること優先して開発を進めておりますので、多少発表時期を先送りして最新のOSに対応するのが妥当ではなかろうかと考えております。

この問題につきましては、もう少し検討いたします。当面は、PCの調査を進める一方で、バックアップを入念に取りながら、現在のマシンでの検討も並行して取り進めてまいります。結論がでましたところで、改めてご報告いたします。
posted by 管理人 at 17:12| Comment(0) | TrackBack(0) | 日記

2013年02月01日

1月度概況

access1301.jpg1月度のアクセス状況は図のとおりで、停滞ぎみよなっております。

CodeSqueezer 2.0に関しては、先月ご報告したように開発スケジュールを見直し、新たな体制で取り組んでおります。こちらにつきましては、3月末に改めてご報告することといたします。なお、所用のため、2月のレポートは3月中旬にずれ込む見込みです。いろいろなことがありますが、ソフトの開発も着実に進んでおりますので、しばしお待ちいただきますよう、よろしくお願いいたします。
posted by 管理人 at 11:13| Comment(0) | TrackBack(0) | 日記

2013年01月02日

12月度の状況

access1212.jpg12月度のアクセス状況は図のようになりました。新しい情報がほとんど出ていないのですが、アクセス数はほぼトレンドラインに乗っております。

問題は、CodeSqueezer 2.0の開発ですが、これが大幅に遅れております。これに対応するため、現在ご評価いただいているCSEvalのVer1.08の使用期限が12月末となっておりましたものを本年の3月末までに延長しておきました。引き続きご使用になる場合は評価版のページから最新版を改めてロードしてご利用ください。

CS2.0の開発が遅れている原因は、DLL化に伴い記憶領域の扱いが複雑になり、これに関連した修正項目が多岐にわたり、予想以上に作業量が増加したことです。

ソフト開発が予定通り進まないことは珍しいことではないのですが、今回は、作業量そのものが当初見積もりよりもはるかに膨大であったことが判明しており、多少のスケジュール変更では済みそうにありません。そこで今回、完了目標を3ヶ月延長し、この間に完全な形にソフトを仕上げることといたしました。

新バージョンに期待されている方々にはご迷惑をおかけいたしますが、今しばらくの間お待ちいただけますよう、よろしくお願いいたします。
posted by 管理人 at 10:21| Comment(0) | TrackBack(0) | 日記

2012年12月01日

11月度の状況

access1211.jpg11月度のアクセス状況は図のようになりました。このところCodeSqueezer 2.0の作成に追われページに新味がないのですが、それでもアクセス数はトレンドラインまで回復しております。

そのCodeSqueezer 2.0ですが、11月度は論理ブロックをVerilog HDLに変換する“コーダ”の作成に入っております。CodeSqueezer 2.0は、最も最初の計画では11月中に作成を完了する予定だったのですが、その後の仕様変更により計画は大幅に遅れております。

11月度に着手したコーダは、ファンクションダイアグラムの処理、代入式の処理、および加減式の処理の3つで、現時点ではこれらのデバッグを行っている状況です。コーダだけでも、このほかに乗除式、論理演算、比較演算、条件式などなどが残っており、技術面でもいくつかの新しいアイデアを盛り込んでおります。果たして12月末で完了するかどうか疑わしいのが実情です。

スケジュールの遅れは大変心苦しいのですが、中途半端な製品を出すわけにもいきません。スケジュールより製品の品質を優先し、きちんとした製品に仕上げてから発表したいと考えております。今しばらくお待ちいただくよう、よろしくお願いいたします。

11/14-16には横浜みなとみらいのパシフィコ横浜でEDSFとET2012が開催されました。弊社はこれまでEDSFに出展していたのですが、本年は8月末に学会発表をいたしましたこともあり出展は見送り、見学だけしてまいりました。見ての感じは「盛況」の一言に尽きます。電機業界の不振を尻目に、この業界はまだまだ活況を呈しているようです。

ちなみに、弊社が行っているような製品分野は、現時点では他社からは現れておりません。少々寂しい感じもいたしますが、あまり似たような製品が出てきてしまっては商売に差し障ります。いずれにいたしましても、なるべく早い時期に次の製品を仕上げて、出していくしかありません。
posted by 管理人 at 15:17| Comment(0) | TrackBack(0) | 日記

2012年11月01日

10月度の状況

access1210.jpg10月度のアクセス状況は図のようになりました。アクセス数は夏休みの落ち込みから回復してトレンドラインまで戻しております。ただこの先、特にイベントは予定されておりませんので、このままアクセス数が増加することは期待薄と考えております。ここは、CodeSqueezer 2.0の公開が待たれるところです。

そのCodeSqueezer 2.0ですが、開発は少々遅れ気味で、アップロードは12月にずれ込みそうです。そこで、CodeSqueezer V1.08評価版の使用可能期限が10月末となっておりましたものを、本年の12月末まで期間を延長しておきました。引き続きご利用される方は、改めてダウンロードをお願いいたします。

CodeSqueezer 2.0の最大の特徴は、標準手続きをユーザも作成できるようにすることで、具体的には標準手続きのコード化関数(コーダ)をDLLの形で与えるようにしたことです。先月のこの日誌でもご紹介いたしましたように、これに伴って、標準Cに依拠する形にクラスライブラリを全面的に変更しております。

変更に際しては、アルゴリズムも見直して簡素化を図るとともに、将来の拡張の余地も残すようにしております。このような改良は、当然おこなわれてしかるべきではあるのですが、これが少々大規模な変更となりましたことが開発スケジュールの遅れを招いております。これにつきましては、基幹部分の見直しを後で行うことも難しいことから、やむを得ないと考えております。

少々技術的に深入りいたしますが、その変更につきまして、簡単にご紹介しておきます。

compile.jpgまず、DAシンポジウムでもご紹介いたしましたように、CodeSqueezerはmhdl言語形式で記述された演算仕様を図のような流れでVerilog HDLに変換しておりました。この中で緑と茶色で書かれております「式の木構造」と「手続き配置リスト」を一体化した、というのが今回の変更です。

式の木構造は、「同じ優先度の演算子で結ばれた」を「」(代入式、加減式、乗除式、比較式、等など)とし、の種類の一つにを含めることで木構造を形成するものです。パーサはソースコードの式をいったん木構造に変換し、これをバイナリーツリーの形に変換して二項演算を行う手続き呼び出しに変換する、というのが従来のパーサの流れです。

mhdlは「有効桁のみを演算する論理を形成する」ことを特徴としております。しかしながら、たとえば乗除式のそれぞれの演算に要求される精度は式中の有効桁数が最も小さな項によって決まるのですが、有効桁の決定を行うコーダが二項演算を対象としておりますとこのような最適化をうまく行うことができません。そこで、コーダが多項演算を対象とするよう見直しを行いました。

具体的には、加減算を行うファンクションを、任意の入力数を処理できる“_add_sub”に一本化し、乗除算を行うファンクションも同様に“_mul_div”に一本化することとしました。また、ある入力が加算であるのか減算であるのかを識別するため、入力ポートには逆演算フラグinvを与え、これがtrueであるポートに対しては減算なり除算なりを行うことといたします。_add_subなどは手続きとしても定義されますので、invフラグを項にも与えることにより、手続き呼び出しの形で式を表現することが可能になります。これにより、式の木構造と手続き配置リストが統合されます。

クラスの統合は、ソフトウエアの大幅な簡素化を可能とします。式の木構造と手続き配置はclass Termのみで表現されます。class Termは名前とTermのリストをもち、名前のみが与えられた場合は定数もしくは変数、Termのリストが与えられた場合は手続き呼び出しであることを示します。式は手続き呼び出しで表現されますし、単項演算子も手続き呼び出しに置き換えることができますから、class Termだけで式に関わるすべてのデータ構造を表現することができるようになりました。

一般の手続き呼び出しに際してもinvフラグを操作できるよう、コンマ式においても逆演算を指定できるようにいたします。コンマ式とは演算子“,”で接続される項からなる式で、手続き呼び出しの引数(手続きへの入力)の指定にも用いられます。コンマ式に逆演算を指定するための演算子として“;”を用いることといたしました。これを用いますと、たとえば“a + b - c”は“_add_sub(a, b; c)”と記述することができます。invフラグをどう扱うかはファンクション(手続き)毎に規定され、処理はコーダに委ねられます。このため“func(a;0, b;1)”のような形で、aに対してパラメータ0を、bに対してパラメータ1を与えるような使い方も可能です。

同じ優先順位の式を単一の手続き呼び出しに統合したことにあわせて、比較演算も全て手続き_compを呼び出す形といたしました。比較演算は種類が多いことから、invフラグの他にint selを与えることといたします。比較演算のためだけに余分なメンバ変数を追加することは躊躇されるのですが、これにより、コーダの書き方次第で“a <= b < c”等の式も予期される通り“(a <= b) & (b < c)”と解釈させることもできるようになります。

と、いうわけで、コンパイラが簡素化される一方でそのためのソフト開発は煩雑になり、スケジュールが遅れ気味となってしまいました。しかし、この遅れによるロスは、その結果なされる改善に比べれば充分に小さいものと考えております。この先、コーダも、任意数の入力を可能としたりinvフラグを追加するため、少々複雑になることが予想されます。仕事量は増えるばかりなのですが、ぼやいていても仕方ありません。ここは、一日も早く理想的なコンパイラができるよう、頑張るしかありません。
posted by 管理人 at 10:49| Comment(0) | TrackBack(0) | 日記

2012年10月01日

9月度の状況

access1209.jpg9月度の状況ですが、まず、弊社HPへのアクセス状況は図のようになりました。8月の落ち込みから回復しておりますが、トレンドラインに乗せるまでには至っておりません。この先は特にイベントの予定もなく、今後しばらくはアクセスの低迷が続きそうです。

今月の特記事項は、CodeSqueezer 2.0の開発を開始したことです。

CodeSqueezer 2.0の最大の特徴は、先月のブログでもご紹介しましたように、ユーザやサードベンダも標準手続きを作成できるようにすることです。

mhdlから呼び出される標準手続きは、コーダと呼ばれる関数によりVerilog HDLに変換されます。ユーザが標準手続きを作成するという意味は、ユーザがC言語を用いてコーダを記述するという意味であり、このためには、種々のクラスを定義したヘッダファイルやこれを扱うためのライブラリを公開する必要があります。

これまで、CodeSqueezerは.NET Frameworkを用いて記述してまいりました。この理由は、第一にWindowsで画面制御するためには、いずれにせよ、マイクロソフトの提供するサービスルーチンを呼び出す必要があり、今日ではWin32APIよりは.NETが主流になりつつあると考えられたこと、第二に.NETの提供する各種クラスが備える自動ガベージコレクション機能が便利であったことによります。

しかし、.NETはWindowsの世界でのみ有効であり、これを用いたソフトウエアは他のOSへの移植が困難になります。先月度のブログでご紹介いたしましたまつもと氏の講演でも、Ruby普及の一つの鍵がANSI Cでソースコードを記述したことである、とも語られておりました。

CodeSqueezerは、当面Windows上で動かすことを前提といたしますので、画面制御のためのサービスルーチンとして.NETを使用することは妥当であると考えられます。しかしながら、ユーザに開放する標準関数の記述については、.NETの使用を前提とすることは好ましいことであるとも思われず、標準Cの仕様の範囲内でソースコードを記述できるように配慮すべきでしょう。

これらから、CodeSqueezer 2.0は次のような方針で作成することといたしました。

・標準的なクラス定義“CSLib.h”はソースコードの公開を前提として作成する。
・CSLib.hで定義されるクラスのデータを取り扱うための共通関数“CSLib.lib”を配布物に含める。
・画面制御を含むユーザインターフェースモジュールを独立させ、この内部でのみ.NETを使用することとし、それ以外の部分は標準Cに従ってコードを記述する。
・mhdlの標準手続きをVerilog HDLに変換するコーダは、全てDLLモジュールとして記述し、実行中に動的にリンクさせる。

こうなりますと、当然のことながら、クラスライブラリが全面改定となり、全てのコードも書き直す必要があります。これは大変な作業となるのですが、ソースコードを見直すにはよい機会であるともいえます。そこで、言語仕様や技術文書との対応をチェックしながら、全てのコードを書き直すことといたしました。

今月度はクラスライブラリを作成し、パーサのコードを作成しております。この先、コンパイラを作成し、コーダの作成に取り掛かる計画です。現在の見通しでは、全てが完了するにはあと2月程度は必要で、CodeSqueezer 2.0の公開は12月ごろとなりそうです。

気の長い話であるとは思いますが、今しばしお待ちいただきますよう、よろしくお願いいたします。
posted by 管理人 at 11:58| Comment(0) | TrackBack(0) | 日記

2012年09月01日

8月度の状況

access1208.jpg8月度のアクセス状況は図のようになりました。アクセス数はトレンドラインからかなり下がっておりますが、例年夏休みにはアクセスが低下する現象が認められており、9月からの回復に期待しております。

8月度のトピックスといたしまして、まず第一にあげられますことはCodeSqueezer Ver.1.08をアップロードしたことです。こちらにつきましては既にご紹介しておりますので、詳細は省略いたします。

第二のトピックスは、8/29-30に岐阜県下呂温泉で開催されました“DAシンポジウム2012”で発表したことです。今回のテーマは、CodeSqueezerに演算仕様を与えるための言語“mhdl”のご紹介です。こちらの関連資料は弊社HPのDA2012のページにアップロードいたしました。

会場では種々のご助言を頂きました。その一つは、C言語との変換機能を準備したらよいのではないか、という点でして、これにつきましてはいずれやりたいと考えているとお応えいたしました。なお、その際にはmhdlの機能拡張も併せて行い、Cの機能の大部分をmhdlで記述できるようにしたいと考えているのですが、会場からの反応は、そこまでやる必要はないのでは、というものでした。さて、どうしたものでしょうか、、、

もう一つのご助言は、具体的な応用例についてmhdlの開発事例として紹介したらよいのでは、というもの。これはかなり大掛かりな仕事になることが予想されまして二の足を踏んでいるのですが、いずれはやりたいと考えているテーマもあり、目先の課題が片付いた後にはぜひ取り上げたいと考えております。

このテーマとは、位置信号の誤差補正でして、実はCodeSqueezerのようなツールを開発せんと考えましたのは、私が長年位置信号の誤差補正に関わる研究開発に従事して、そこで必要となる演算論理を手早く作成したいと考えたからなのでした。

位置信号の誤差補正に関しましては、これまでの研究開発の過程で、いろいろな面白いことがわかってまいりました。ただし、これらの研究は会社勤めの過程でなされたものであり、私の一存でその内容を公開するわけにもいきません。また、個々の技術に関しては特許出願を行っており、仮に公開したところで、読者のお役にはたたない可能性が高いと思われます。

しかしながら、企業に勤務する中で行いました位置信号の誤差補正に関わる研究は、私自身が考えるところでは、いまだ不十分なものであり、どうすればよいかという道筋もおおよそのところではみえております。また、長年これらの研究開発に関わってまいりましたおかげで、各社の特許がどのようにこの領域をカバーしているかという知識も私の頭の中には入っております。つまり、各社の特許に抵触しない形で、これらをはるかに凌駕する技術を作り上げることもできそうであると考えているわけです。

と、いうわけで、直近のテーマであります“CodeSqueezer 2.0”の次のテーマといたしまして、位置信号の誤差補正技術を一つものにして、mhdlの応用例という形でオープンにしていきたいと考えております。こういう形であれば、情報処理学会以外に、電子情報通信学会でも発表ができそうで、FPGAの新しい応用分野の開拓にもつながる良い宣伝の場ともなりそうです。

DAシンポジウムでは、発表するだけでなくいろいろな方の発表も聴講させていただいたのですが、その中でも特筆すべきはRubyの開発者、まつもとゆきひろ氏の“世界に通用する技術者になるためには”という講演でした。まつもと氏、もちろん有名人ではあるのですが、興味深いことにはmhdl同様の言語でありますRubyの開発者でして、新しい言語を世界に広めるためにはどうすればよいか、というヒントが得られるかと期待してのことです。

Rubyはオープンソースで作成されており、世界に広まるきっかけは、Web用のアプリケーション開発に利用されたことからと。これを、商用ソフトという形で出しておりますmhdlにそのまま応用することは難しいと思われますが、ユーザを巻き込む形を作り上げるということは一つのポイントである様子で、CodeSqueezer 2.0公開の次の次あたりにリリースする予定の、Function Developer's Kit(標準ファンクションをユーザが定義するためのキット)の出し方が一つの鍵となりそうな予感がいたします。

その他、まつもと氏は「少しばかりの英語」という表現で、英語によるコミュニケーションの重要性を強調しておられました。CodeSqueezerの英語版やホームページの言語切り替え機能(日本語/英語)が必要であることは以前より認識しておりましたが手つかずとなっております。これにつきましても、なるべく早い機会に取り組んでいきたいと思います。

と、いうわけで、やるべきテーマは山のようにあるのですが、一つづつ片付けていかないといけません。まずはCodeSqueezer 2.0をなるべく早くものにすべく、これからも張り切ってまいりたいと考えております。
posted by 管理人 at 14:20| Comment(0) | TrackBack(0) | 日記

2012年08月06日

CodeSqueezer Ver1.08をアップロードしました

長らくお待たせしておりましたが、CodeSqueezerの最新版、Ver.1.08の製品版と評価版をアップロードいたしました。

今回のバージョンの特徴は冪乗演算子“^”を追加したことで、たとえば“x^(1/2)”等とすることで平方根の演算もできるようになりました。なお、冪乗演算を不用意に行いますと、非常に大きな値を形成いたします。CodeSqueezerでは64 bitで表現可能な範囲の信号しか取り扱うことができませんので、この範囲を超えないようご注意ください。これは、FPGAでの信号処理に際しては、これほど大きな桁数を扱うこともなかろうとの判断によります。

評価版は10月末まで使用可能です。問題点などを発見された際、またご要望などありましたら、弊社までご連絡下さい。いただきました情報は、今後の製品改良に役立てていきたいと考えております。よろしくお願いいたします。
posted by 管理人 at 19:23| Comment(0) | TrackBack(0) | 日記

2012年08月01日

7月度の状況

access1207.jpg7月度の弊社HPのアクセス状況は図のようになりました。例年夏休みは停滞気味なのですが、このところの落ち込みは少々長引いております。かねてからアナウンスしておりますVer.1.08のアップロードですが、冪乗演算部分に種々のバグが発見され作業が遅れております。これがアクセス落ち込みの一つの原因とも考えられます。いずれにせよ、DAシンポジウムまでにはきちんとした形で公開したいと考えており、デバッグ作業に集中しております。今しばらくお待ちください。

今月度のトピックスといたしまして、アルテラのセミナーに参加してまいりました。

弊社の販売しておりますCodeSqueezerは浮動小数点を含むことが一つの特徴なのですが、アルテラはかねてよりFPGAで浮動小数点数を扱う技術を公開しており、アルテラがどのような考え方でこれに取り組んでいるか気になっておりました。セミナーを聴講しての印象は、浮動小数点を扱う理由はシミュレーションとの対応をとるためであって、使用している浮動小数点形式もIEEE754フォーマットに準拠しております。実際に使用する際には、固定小数点数にする方式を中心に考えておられる様子です。

まだまだ弊社の方式は独自の方式と考えて良さそうです。学会発表を控えているという面では、これは良いことではあるのですが、時代のトレンドにマッチしていないという意味では少々問題であるともいえます。つまり、商売上はまだまだ苦労しそうであるというのが問題です。とはいえ我々の元々の考えが、時代の流れについていくのではなく、時代の流れを作り出すこと。商売上の苦労は致し方ないことでありまして、いかに我々の技術をアピールしていくかが課題であると言えるでしょう。

さしあたりは、新製品の公開と学会発表に注力するしかありません。

その他の情報といたしまして、アルテラが2032 年の FPGA: 20年後の FPGA の未来像と題する文書を公開しております。20年後とは少々気の長い話なのですが、デバイスの高密度化が進むと欠陥を許容せざるを得ず、論理デバイスのプログラマブル化が進むであろう、とされております。

ハードディスクなどの記録媒体では、かなり以前から、媒体の欠陥を許容する技術が使われております。これは、あらかじめ媒体を検査して欠陥のあるセクター番号を媒体の一部に記録しておきます。情報を書き込む際には、いずれにせよ、空いているセクターを探す必要がありますので、その際に欠陥部分を使用しないようにすれば、簡単に欠陥セクターをスキップすることが可能です。

同様の考え方はメモリーでも可能ですし、FPGAにも同様の手法が使えそうです。つまり、論理をデバイス上の論理エレメントに割り当てる際に、まだ使用されていない論理エレメントを探す必要がありますので、その際に欠陥部分を避けるようにすればよいわけです。欠陥のある論理エレメントの情報は、出荷の際に検査を行い、デバイス上のPROMに記録しておくことになります。

論理デバイスが皆FPGAになるなら、パイプライン処理も幅広く使われるようになるでしょうし、FPGAでの浮動小数点演算も一般的になるでしょう。我々の技術の未来は明るい、といえそうな情報ではあります。それが20年後というのでは少々困りますが、さほど遠くない時点で何らかの流れがみえてくるのではなかろうか、と期待しております。
posted by 管理人 at 10:02| Comment(0) | TrackBack(0) | 日記

2012年07月02日

6月度の状況

access1206.jpg6月度のアクセス状況は図のようになりました。少々停滞気味です。

DAシンポジウムのプログラムも公開になり、6月末締め切りのプレプリント作成に追われる一月となりました。この内容に関しましては、8月末のシンポジウム開催以降に、他の資料と併せてHPに公開する予定です。

今月はCodeSqueezer Ver1.08の評価版をアップロードする予定だったのですが、種々のトラブルがあったことと、シンポジウム原稿を優先したことにより遅れております。

Ver1.08では、除算部分を手直しして多少の高速化を図っているのですが、条件によってはこの部分が正しく動作しないケースがある様子です。四則演算論理におきまして除算は難しい部分であり、差別化できる部分でもあります。ここは、対症療法的な小手先の対応をするのではなく、論理をきちんと再検討する必要があるのではなかろうか、と考えております。

いずれにせよ、シンポジウムまでには結果を出さなくてはなりません。それに製品のバージョンアップを早くしませんと商売にも差し障ります。まだまだ忙しい日々が続きそうではあります。
posted by 管理人 at 09:48| Comment(0) | TrackBack(0) | 日記

2012年06月01日

5月度の状況

access1205.jpg5月度のアクセス状況は図のようになりました。先月からアクセス数が伸び悩んでおりますが、いよいよVer.1.08もアップロードいたしましたので、今後の伸びに期待したいと思います。

そのCodeSqueezer Ver.1.08ですが、最大の売りは冪乗演算を言語仕様に含めたことです。冪乗演算は一般的な数式表現ではありふれた演算ですが、Cの言語仕様に冪乗演算子は含まれておらず、関数を呼び出す形で冪乗演算を行います。この理由を私は、Cの言語仕様が一般的なCPUのインストラクションセットに対応する形で定められていることによるのではなかろうか、と憶測しています。

すなわち、Cの言語仕様に含まれる演算子には、シフトやビットごとの論理演算、インクリメンタル、デクリメンタル演算子など、CPUのインストラクションセットに対応する演算子が含まれています。Cの言語仕様にはそのほかにも、複合代入文や配列の仕様、ポインタの存在など、CPUの機能・構成に即して言語仕様が定められていると思しき部分が多々あります。これらは一般的な数式表現には使用されないものの、これらの演算子を用いて式を簡素に記述することにより、CPUが効率的に演算できるマシンコードが形成されます。

冪乗演算は、FortranやBASICの言語仕様には演算子が定義されているのですがCには存在しません。私はその理由を、CPUのインストラクションセットに冪乗演算は含まれないからである、と考えているわけです。そういうことであれば、パイプライン演算論理を形成するCodeSqueezerは、CPUのインストラクションセットとは無縁の存在であり、むしろ数式を抽象的に取り扱うためには、一般的な数式に用いられる演算機能を積極的に言語仕様にも取り込むべきでしょう。

このような考えの元に冪乗演算を導入したVer.1.08を作成した次第ですが、いろいろと操作をしている段階でこれまでの演算処理にも少々問題があることに気付きました。

これは、冪乗演算はオーバーフローを招きやすいという点でして、冪乗演算が本質的に大きな数値を形成し易いというのがその一つの理由であって、これだけなら致し方ないのですが、特に除算の処理過程で必要以上のビット幅を使用しておりました。冪乗演算というオーバーフローし易い機能を追加したがゆえに、従来機能の欠点が明るみに出てしまいました。

そこで、除算演算を論理化する部分につきましても今回見直しを行いました。除算論理の形成はかなり複雑な処理を含みますので、このためにかなりの時間をとられてしまいました。これがVer.1.08公開が遅れた主な理由です。

Ver.1.08につきましては、昨日デモ版をアップロードし、さらに検証作業を行った後に評価版と製品版をアップロードいたします。不具合がなければ、これらの作業自体はさほど時間は要しないのですが、、、

その他、mhdl言語の仕様と実装に関する技術内容をこの夏(8/29-30)のDAシンポジウムで発表することが決まりました。このための準備もあり、6月はいろいろと忙しい月になりそうです。
posted by 管理人 at 11:05| Comment(0) | TrackBack(0) | 日記

2012年05月01日

4月度の状況

access1204.jpg4月度の弊社HPへのアクセス状況は、図のように少々停滞気味です。これを改善する手立てといたしまして、当面これといったイベントもなく、新バージョンのアップロードに期待するしかなさそうです。

その新バージョンですが、冪乗演算を追加したV1.08を準備中です。

この公開は4月中にもできるのではとみておりましたが、種々の見直しを行ったために予定が遅れ気味です。内容等につきましては完成後にまとめてご紹介いたします。
posted by 管理人 at 09:59| Comment(0) | TrackBack(0) | 日記

2012年04月01日

3月度の状況

access1203.jpg3月度のアクセス状況は図のようになりました。若干停滞気味ではありますが、上昇トレンドから大きく外れてはいないように思われます。

3月度は、初旬に平方根演算論理の形成機能を追加したVer.1.06をアップロードし、下旬にVerilogソースコードを簡素化したVer1.07をアップロードしております。それぞれ、アップロード後に不具合個所が見出されたため、多少の手直しを行っております。

mhdlの式の仕様には冪乗演算子を含める計画で、演算アルゴリズムにもよりますが、指数関数を用いずに直接演算する方式では、指数に小数部がある場合に平方根演算が必要となります。今回行いました平方根演算論理形成機能はこのための第一歩です。

冪乗演算子の導入につきましては現在鋭意作業中で、恐らくは4月中にもアップロード可能ではないかと考えております。ご期待ください。
posted by 管理人 at 20:49| Comment(0) | TrackBack(0) | 日記

2012年03月08日

CodeSqueezer Ver.1.06公開のお知らせ

遅くなりましたがCodeSqueezer Ver.1.06を弊社HPに公開しました。評価版は評価版のページからダウンロードできます。

新バージョンの最大の特徴は平方根を計算する論理の形成を可能としたことです。

ご注意頂きたい点は、平方根演算の特性上、演算結果は誤差を含む可能性があることで、演算結果の有効桁数を入力の桁数から決めております。すなわち、誤差なしの信号が入力された場合にも誤差ありの信号として扱われます。

演算結果の精度を高めたい場合には、“to_fix”を使用して仮数部の桁数を増加させてください。この具体的な方法につきましては、添付ファイル“opes.mhdl”にサンプルを記述いたしました。

製品版もバージョンアップしております。ガードキーをお持ちの方は、製品版のページから最新版をダウンロードすることで、追加の費用負担なくご利用いただけます。新規にご購入される場合の定価は、従来同様39,800円です。ご愛顧のほどよろしくお願いいたします。
posted by 管理人 at 18:42| Comment(0) | TrackBack(0) | 日記

2012年03月01日

2月度の状況

access1202.jpg2月度の弊社HPへのアクセス状況は図のようになりました。先月度までに比べて多少伸び悩みの傾向は認められるものの、長期にわたって上昇トレンドが継続中であると言えるでしょう。

CodeSqueezerの新バージョン(V1.06)につきましては、月初にも公開を予定していたのですが、検証の過程でバグが発見され修正と再検証に時間をとられたため、予定が大幅に遅れております。

現時点では、バグは全て修正済みなのですが、現在行っている再検証の過程で新たなバグが発見されないとも限らず、公開日のアナウンスは躊躇されます。しかし、大きな問題が生じない限り、数日中に公開できると考えております。

新バージョンにご期待されている方々にはご迷惑をおかけいたしますが、今しばらくお待ちいただきますよう、よろしくお願いいたします。
posted by 管理人 at 09:55| Comment(0) | TrackBack(0) | 日記

2012年02月01日

1月度の状況

access1201.jpg1月のアクセス状況は図のようになりました。ゆっくりとしたペースではありますが、順調に増加が続いております。

1月中のアップロードを予定しておりましたCodeSqueezer Ver.1.06の開発は少々遅れております。

今回の目玉であります平方根処理の部分は既に出来上がっているのですが、全般的な処理の簡素化を試みた結果、影響が広範囲に及ぶこととなり、検証作業に時間をとられております。

とはいえ、さほどの大問題が発生しているわけでもなく、Ver.1.06は近々アップロードできるものと考えております。遅延につきましてお詫びするとともに、引き続きご期待いただきますようお願いいたします。

posted by 管理人 at 09:47| Comment(0) | TrackBack(0) | 日記

2012年01月01日

12月度の状況

access1112.jpg12月度のアクセス状況は図のようになりました。年末の落ち込みを除き、高いレベルが維持されております。

11月末よりGoogle AdWordsに登録し、Googleで製品に関連するキーワード検索がなされた際にテキスト広告が入るようにしております。これがアクセスが上昇した一つの理由であるのかもしれません。

ただ、Google AdWordsは、このような専門性の高いツールの宣伝にはあまり適していないように思われます。AdWordsには、まずキーワードの設定が必要なのですが、幅の広いキーワードを用いると「キーワードと内容との関連性が悪い」と言われてしまいますし、絞り込んだキーワードを用いると「表示回数が極めて低い」と言われてしまいます。

結局のところGoogle AdWordsは、多くの人が興味を持つ分野に効果的な宣伝手段であり、少数の人しか興味をもたない、専門性の高い分野ではあまり有効な手段ではないのかもしれません。

とはいえ、アクセスも増えていることでありますし、この宣伝はもう少しの間続け、より洗練されたキーワードを用いるなどの改善努力も続けていきたいと考えております。

CodeSqueezer評価版につきましては、Ver.1.05の評価期間が12月末で完了し、次のバージョンの評価版をアップロードするまでに多少の期間が開く形となりました。

これまで常に評価版を使用可能とするよう、評価期間が過ぎる前に次のバージョンをアップロードしており、これが間に合わない場合には使用可能期間を延長しておりました。これは、この技術をより多くの人に知っていただくための措置でして、評価版が使用できることで製品版が売れなくなる可能性については目をつむっていたわけです。

しかしながら、そろそろ技術も一定の域に達し、営業に注力する時期となりましたので、評価版を常に使用可能とするやり方は終わりにしなければなりません。そういうわけで今後は、評価版が使用不能となる期間は普通に生じることとなります。

とは言いましても、バージョンアップの作業は今後も継続し、新しいバージョンが完成するごとに評価版も改めて使用できるようにいたします。ご興味のある方は時々弊社HPをチェックされるようお願いいたします。

現在計画中のVer.1.06はいくつかの改良を施しておりますが、その最大のポイントは平方根演算を含めたことです。これは、冪乗演算も仕様に含めようとの試みの第一歩でして、まずは独立した関数として平方根を提供したいと考えております。

その他の改良点は、形成されるコードをよりシンプルな形とすること、変換ソフトウエアをより統一性の高い、見通しの良い形にするというもので、後者につきましては外部からは改善効果がみえないのですが、ソフトウエアの保守の上からは重要な改善ではあります。

Ver.1.06は1月中の公開を目指して現在作業を進めているところです。公開の暁には引き続きご評価いただきますよう、よろしくお願いいたします。
posted by 管理人 at 11:21| Comment(0) | TrackBack(0) | 日記

2011年12月01日

11月度の状況

access1111.jpg11月度の弊社HPへのアクセスは図の通りで、トレンドラインを上回るアクセス数となっております。

11月度の特記事項は、まずEDS Fair 2011 Nov.に出展したこと。弊社ブースに来られた技術者の方々からは非常に好意的な反応を頂いております。

EDS Fairの中日には、CodeSqueezerで使用しております技術に関わる特許が公開となりました。ちょうど良いタイミングでしたのでEDS Fairのプレスリリースに流しましたが、さてこれはどうでしょうか。翌日の会場で何らかの反応があるかと期待したのですが、これは空振りに終わっております。

EDS Fair開催の翌週11/21には、当初のスケジュール通り、CodeSqueezerを発売いたしました。これに合わせて、製品版のページをリニューアルし、このページへのリンクを含むバナーをトップページやCodeBookの各ページに表示するようにいたしました。また、CodeSqueezerの旧バージョンに相当するCodeSqueezer Floatingは、上位互換で同価格の新製品が出ましたことから、販売を終了しております。

技術面では、先月末にアップロードいたしましたCodeSqueezerのデモ版のバージョンアップ(バグの修正)を3回実施し、安定したと思われるVer.1.04から評価版・製品版への格上げを行っております。なお、その後Ver.1.05へのバージョンアップも行っておりますが、これはチェッカのテスト条件を細かく設定できるようにする改善であり、前のバージョンに問題があったというわけではありません。

その他、製品版ページにより多くの潜在顧客を誘導すべくGoogle AdWordsへの登録も行いました。これは、弊社製品に関するキーワードで検索が行われた際に表示されるページに弊社製品版ページへのリンクを含む宣伝を入れるものです。これがどの程度の効果を発揮するかわかりませんが、しばらくは試験的な運用を続ける計画です。

目先の課題は完了いたしましたので、今後は中長期的な課題、すなわち“CodeSqueezer 2.0”の開発に取り組むことといたします。その内容は、いろいろと考えてはいるのですが、どのようにとり進めるかはまだ決まっておりません。当面は、いろいろなテストを行い、実現可能性を探っていきたいと考えております。
posted by 管理人 at 10:15| Comment(0) | TrackBack(0) | 日記

2011年11月01日

10月度の概況

access1110.jpgまず、10月度の弊社ホームページのアクセスは図のようになりました。9月の多少の落ち込みから回復し、ほぼトレンドラインに戻しております。

今月の特記事項は、新製品であります“CodeSqueezer”のデモ版をアップロードしたこと。これに合わせてトップページのデザインを変更しております。

これまでにもこのブログでご紹介してまいりましたように、“CodeSqueezer”は数式(代入文)をVerilog HDLに直接変換することを最大の特徴としております。技術的には、従来から公開しております“CodeSqueezer Floating”とさして変わるものではなく、数式を関数呼び出しに変換する処理を付け加えただけともいえるのですが、使う側から見れば相当に改善されていると言えるのではないかと思います。

弊社は、11/16〜18の3日間、横浜みなとみらいのパシフィコで開催されますEDS Fairに出展いたしますが、今回の新製品をこの目玉とする計画です。ニュースリリースもアップロードいたしました。さてこれがどの程度市場に受け入れられるものか、それが最大の問題です。

“CodeSqueezer”は、これまで出しておりました“CodeSqueezer Floating”の上位互換版であり、四則演算論理を簡単に生成できることから“CodeSqueezer Basic”の機能も兼ね備えていると言えるでしょう。

そこで、今後は販売する製品を“CodeSqueezer”一本に絞ることといたします。この具体的な作業の第一として“CodeSqueezer Basic”の販売を中止し、“CodeSqueezer Floating”の評価版提供も一時停止することといたしました。今後これらの機能を必要とする際には“CodeSqueezer”をご利用いただきたいと考えております。

“CodeSqueezer”の発売は11/21と、すでにアナウンスいたしております。今回公開いたしましたデモ版の段階でバグはないことを確認しているのですが、Floatingに対して完全な上位コンパチとするためには多少の手を加える必要があり、わずかですが作業を残す形となっております。

今月度は、展示会に新製品発売と、忙しい日々が続きそうですが、なにはともあれ新製品が形になってまいりましたことは誠に喜ばしいことである、と考えております。

posted by 管理人 at 13:18| Comment(0) | TrackBack(0) | 日記

2011年10月01日

9月度状況

access1109.jpg弊社HPへの9月度のアクセス状況は図のようになりました。夏休みの落ち込みからの回復が多少弱めであるようにも見えますが、通常の変動の範囲内ではあります。

今月度は、11月の展示会に出します新製品“CodeSqueezer”のシェープアップをしております。

この新製品の最大の特徴は数式記述を可能としたことで、たとえば“x = a + b * c”といった記述を、入力a, b, cに対して数式で指定された演算を施して得られた結果をxに出力するVerilog HDLソースコードに変換します。

コード変換技術そのものは“CodeSqueezer Floating”と同じで、単に数式を解釈する部分が追加されただけなのですが、利用する側から見ればすべてを関数呼び出しで記述するのと数式で記述するのとでは相当に異なる印象を与えるはずで、従来製品から大幅に進歩した新製品と言えるのではないかと考えております。

新製品CodeSqueezerの主要部分は8月中にほぼ完成しており、2カ月かけて検証をすればよいかと考えていたのですが、9月度はエラーメッセージを出力する部分にかなりの時間をとられてしまいました。

詳細につきましては評価版を10月中にもアップロードする予定ですのでその際にご紹介いたしますが、なにぶんエラーのあるソースコードというものはどのような記述がなされるか予想がつかず、これを確実にキャッチしてどの部分に誤りがあるかを正しく表示するというのはなかなかに困難な作業となりました。

先月度の課題でありました複数の出力をもつファンクションの記述につきましては、「代入文のみを許す」ということにして処理の簡素化を図ることといたしました。式の記述にベクトルを許すという道もあったのですが、ベクトルの次は行列あるいはテンソルと、この手の仕様拡張はきりがないという事情もあり、数式はスカラーのみという割り切りをした次第です。

その他、「別ウィンドウでの数式入力」機能、すなわちmhdl言語形式ではなく数式のみを記述したテキストをVerilog HDLに変換する機能ですが、これにつきましてはmhdlの言語仕様に多少の変更を加えることで、特別なウィンドウを設けることなく同等の機能を実現するようにいたしました。

mhdlの言語仕様に対する変更というのは、「レベル0の代入文はレベル-1のファンクションの代入文とみなす」という点です。

ここで「レベル」とは、行頭のブランクの数で、次のような約束があります。

・ファンクション宣言の範囲は、宣言文よりもレベルの低い(ブランク数の多い)文が続く限りとする
・ファンクション名の通用範囲は、それが宣言されたファンクション宣言の範囲内とする
・リンク名の通用範囲は、それが宣言された直上のファンクション内部とする
・コンパイルの対象となるのは、最上位レベルのファンクションとする

記述不可能でありますレベル‐1のファンクション宣言文は、レベル0の代入文の内容から自動的に形成されるようにいたしました。

こうすれば、数式のみを記述したソースファイルは、自動的にファンクション宣言文が形成されてレベル-1のファンクションとなり、これがコンパイル単位となります。

この方式は別ウィンドウで数式を入力する方式に比べて、ユーザインターフェースが単純であるという利点に加え、数式以外にファンクション宣言を記述することも可能で、これを数式から呼び出すこともできるという長所もあります。

現在作成中のバージョンは既にこれらの機能も含まれております。この評価版を今月中に公開する計画ですのでご期待ください。
posted by 管理人 at 11:45| Comment(0) | TrackBack(0) | 日記

2011年09月01日

8月度の状況

access1108.jpg8月度の弊社HPへのアクセス状況は図のようになりました。例年7月から8月にかけては夏休みの影響で若干アクセス数が下がる傾向があることを考えますと、ゆっくりとではありますが着実にアクセス数を伸ばす傾向にあるということは言えるでしょう。

先月は、新たにアップロードしたCodeSqueezer Floatingのバグ対策に追われたのですが、今月上旬にもこの作業が尾を引いております。あまり頻繁な修正版のアップロードは見苦しいことから、多少の期間をおいて修正版をアップロードするということも考えたのですが、バグのあるソフトを放置することも問題と考え、バグが発見されてコードが修正されるごとに修正版をアップロードする従来のやり方を踏襲することといたしました。

ベストなやり方は充分な検証を行った後にアップロードするというあたり前の道です。それができなかった以上は少々みっともないことでもせざるを得ないということでしょう。

今月度は、mhdl言語仕様をソースコードへの数式記述を許す形に拡張する検討を行っております。

言語仕様ですから、数式記述の方式につきましてもよく考えておかなければなりません。演算子の取り扱いに関する現在の考え方は以下の通りです。

まず、なにを演算子とするかという基本思想ですが、C言語ではCPUのインストラクションセットとしてあり得る演算を網羅的に演算子としているように見受けられますが、mhdlはVerilogの抽象化であることから、ハードウエアに依存しない抽象性の高い演算を演算子に割り当てるようにいたします。

この基本に忠実に、二進法を前提としておりますビットごとの演算とシフト演算を演算子仕様から排除することといたしました。これらの演算が必要な場合は、ファンクション呼び出しの形で記述するか、あるいはこの部分のコードをVerilog HDLで記述していただくことといたします。

この結果、論理演算は論理値(0か、それ以外か)に対する演算のみとなります。C言語では論理値に対する演算子を“&&”や“||”のように文字を二つ連ねており、より単純な“&”や“|”をビットごとの演算に割り当てておりますが、ビットごとの論理演算がないのであれば、これらの単純な演算子を論理値に対する演算子として使用することができます。

排他論理和は、実はCでは論理値に対する演算子を定義しておらず、ビットごとの演算子“^”のみが準備されています。これに準じてmhdlの仕様から排他論理和を外すことも一つの考え方です。しかし、排他論理和は論理和や論理積と同列の演算子であり、論理値に対する排他論理和を準備しておいても悪くはありません。

必要がないなら使わなければよいだけのことですから、mhdlには論理値に対する排他論理和を準備しておくこととし、優先順位を(Cのビットごとの演算子の優先順位と同様)論理和と論理積の中間に位置付けることといたします。(論理積と論理和の優先順位に関して先月のブログ記事に誤りがありました。正しくは、論理積、排他論理和、論理和の順に高い優先度をもちます。)

排他論理和の演算子は“^”ではなく“!”を用いることといたします。こうする理由は、演算子“^”を冪乗の演算子としてリザーブしておくためです。排他論理和は論理値が等しくないことを意味する演算であり、値が等しくないことを表す演算子“!=”との関連性から“!”を使用することも妥当と考えました。

この考え方をさらに推し進めれば「排他論理和は比較演算の一種である」とみなすこともできるのですが、さすがにこれはいきすぎと考え、前述の通り排他論理和演算を論理積と論理和の中間に位置付けることといたします。

その他、先月度ご報告したところからの変化ですが、否定型の論理演算子(“~&”、“~^”および“~|”)を仕様から外しました。これは、否定型とそうでない演算子の扱いが異なる(否定型の論理演算は2項演算に限られる)こと、否定型の論理演算が必要ならば括弧で括って単項演算子“!”で論理を反転すれば実現できることなどの理由によります。Cの仕様に否定型の論理演算が含まれていないことからも、このやり方は妥当ではないかと考えております。

なお、否定の単項演算子は、先月度のブログでは“~”としておりましたが、論理値の否定であることからC言語に合わせて“!”を用いることにいたしました。

以上の諸点につきましてはほぼ方針を固め、既にコーディングも完了しているのですが、複数のリンクを返すファンクションの扱いにつきましては現在検討している段階です。このような処理は数式処理とは別枠に扱い、代入文のみを許容するのが簡単なのですが、統一的な処理方法がないものかと頭を悩ませております。

その他、弊社は本年11月にパシフィコ横浜で開催されますEDS Fairに出展することとし、準備を開始しております。8月には出展社データを入力した程度ですが、9月には展示説明会が開催されるなど、いよいよ作業も本格化いたします。

ちなみに弊社が今回出展を計画している製品は、現在作成中の[新製品:CodeSqueezer]でして、数式入力も可能であることを最大の特徴としております。これを出展社データに含めてを入力いたしましたので、このソフトは何が何でも完成させるしかありません。

ソフトの主要部分はすでに動いておりますし、展示会まではまだ2カ月以上もありますことから、今回は大丈夫であるとは思いますが、ここは完全な形で製品発表ができますよう、気を引き締めてまいりたいと考えている次第です。
posted by 管理人 at 11:49| Comment(0) | TrackBack(0) | 日記

2011年08月01日

7月度状況

access1107.jpg7月度の弊社HPへのアクセス状況は、図のように、概ね漸増が続いております。7月20日以降は多少減り気味ですが、これは例年同様で、夏休みの影響が表れているものと思われます。

遅れておりましたCodeSqueezer Floatingのバージョンアップですが、7月15日にバージョン1.05をアップロードすることができました。しかしながらその後続々とバグが見つかり、この対応に追われております。これら新たに発見されたバグの大部分は定数演算に関わる部分で、この部分の検証が十分でなかったことが問題であったと反省しております。

発見されたバグにつきましては対応を急ぐべきとの考えから、バグが発見されるたびに修正版をアップロードしていったのですが、結果的には短期間で5回のバージョンアップと、見苦しい形となってしまいました。今後のバグ修正の方法については改めて考える必要がありそうです。

その他、今月度は仕様を数式で記述する手法について検討しております。

最終的には、mhdlソースコード中に数式が記述できるようにする計画ですが、とりあえずは別ウィンドウに記述した数式を従来仕様のmhdlソースコードに変換する形で数式処理のテストを行っております。

テストプログラムを試してみたい方はここをクリックしてください。ダウンロードが始まります。なお、本プログラムは検証を完了しておらず、動作の状況をみるためのデモとご理解ください(8/2: テストプログラムを修正しました。8/8:再修正しました。)

数式入力ウィンドウはexitボタンの左側にあるformulaボタンを押すことで開きます。数式のサンプルはファイル“sample1.form”として添付しましたので、openボタンを押して開いてみてください。compileボタンを押すと入力ポートの数値型を与えるウィンドウが開き、型を与えてウィンドウを閉じることでコンパイルが始まります。

数式入力ウィンドウでできるその他の操作は、newボタンによるウィンドウのクリアと、saveボタンでの数式のファイルセーブで、テキストボックスに任意の数式を入力すればユーザ独自の数式をコンパイルすることもできます。

許される演算子と優先順位はC言語とほぼ同様ですが、パイプライン処理では右辺と左辺に同じ信号線を記述できないことから、+=などの複合代入演算子やインクリメント、デクリメント演算子(++, --)は使用することはできません。また、抽象記述を目指すため、二進法も前提としておらず、シフト演算とビットごとの論理演算も仕様には含まれていません。

使用できる演算子は(優先度の高い順に)以下の通りです。括弧内は許容される他の記述法です。

      乗除算:*, /
      加減算:+, -
      比較演算:>, >=(=>, !<), <, <=(=<, !>), ==, !=(<>, ><)
      論理和:|, ~|
      排他論理和:^, ~^
      論理積:&, ~&
      条件式:? :

乗除算、加減算、および否定でない論理演算は任意の項数とすることができます。パーサは最短遅れで解が得られるよう、これらをバイナリーツリーの形に変換します。また、除算は論理が複雑になることから、乗除算に関しては乗算により分母と分子を形成して最後に1回だけ除算を行うよう論理を形成します。

比較演算と否定型の論理演算は2項演算に限定されます。また、条件式は3項限定です。

単項演算子(符号“+, -”および否定“~”)は他の演算に優先して右側から演算されます。これは、単項とその左の単項演算子をあわせて単項として扱うとの規則によります。括弧“()”で括られた式は括弧内が優先して演算され、演算結果を格納するリンクが単項として扱われます。単項には定数の記述も可能で書式はmhdlの仕様に準拠します。

ファンクション呼び出しも単項として扱われます。ファンクションを呼び出す際の引数部には単項を記述します。すなわちこの部分には、他のファンクション呼び出しや()で括った式を記述することも可能です。

今回のプログラムはあくまでテストであり、実際にはmhdlのソースコード中に式の記述を可能とする計画です。ただし別ウィンドウでの数式入力はなかなか便利な機能であり、最終的なバージョンにも同種の機能は残したいと考えております。

数式入力を含む新バージョン“CodeSqueezer”は、本年11月に開催されますEDS Fairで発表する予定です。CodeSqueezerは実質CodeSqueezer Floatingのバージョンアップですが、数式入力が可能であることから、四則演算論理を作成するツールでありますCodeSqueezer Basicとの統合版という性格もあり、今後はシンプルに“CodeSqueezer”と呼ぶことにいたします。

なお、CodeSqueezer Floatingをお買い上げのお客様にはCodeSqueezerへの無償バージョンアップも致します。機能強化版が出るまで買い控える必要はございませんので念のため。

posted by 管理人 at 22:25| Comment(0) | TrackBack(0) | 日記

2011年07月01日

6月度の状況他

access1106.jpg弊社HPの先月のアクセス状況は図のようになりました。東日本大震災後の落ち込みから完全に回復し、漸増傾向が続いております。5月に続き6月もページビューで500を超す日が現れております。多数のアクセスがあることは歓迎すべきことなのですが、なぜかいずれも13日、不吉な感じがしないでもありません。

6月度はCodeSqueezer Floating(CSF)の改良作業に集中いたしました。仕様上の主な変更点は異常フラグの取り扱い方法に利用者の自由度を増したことですが、異常フラグの見直しにともなってすべての処理を書き換えることから、ソフト全体の見直しも同時に行いコードの簡素化を図ることといたしました。

この作業は6月中旬にも完了する計画で始めたのですが、当初の見通しが甘く現時点でも完了には至っておりません。ご期待された方には大変ご迷惑をおかけいたしますが、このバージョンをCSFの最終版としたいとの思惑もあり、なるべく完全な形での公開をしたいと考えております。もう少々お待ちいただくよう、よろしくお願い申し上げます。

なお、これまでアップロードしておりましたCSF104評価版の実行可能期間は6月末で終了してしまいます。新版への切り替えが遅延いたしましたことから、新たに7月末まで実行可能な評価版CSF104aをアップロードいたしました。引き続き評価される方は、当面このバージョンでご評価ください。

その他の特記事項といたしまして、11月16日から3日間の予定で横浜みなとみらいにあります“パシフィコ横浜”で開催されますEDS Fairへの出展申込をいたしました。

この展示会は従来1月末に開催されていたのですが、本年度より開催時期が11月に変更になり、組込総合技術展との同時開催となりました。

昨年12月のこのブログに書きましたように、この組込総合技術展への出展も検討しておりました。しかし、同場所で同時開催となりますと双方に出展する意味はありません。出展するにいたしましても、いずれかということになります。

組込総合技術展への出展をいたしますと新顔として多少注目されることもあるかもしれません。こちらへの出展を検討した背景にはこの効果への期待もありました。一方、EDS Fairならこれまで二度も出展しており、出展作業が容易に進むうえ、同じ展示会に3回連続で出展することでお客様の信頼も向上することが期待できます。

これらを総合的に判断したうえで、本年はEDS Fairに出展することといたしました。こうすることで、来年度に組込総合技術展に切り替えて新顔効果を期待するという道も残されております。

出展を計画しております新製品は“CodeSqueezer”。その機能は従来の製品に数式の記述を可能とした程度で、技術的には現行製品からさほど進歩してはおりません。ただし営業的には相当の変化になるものと考えております。

CodeSqueezer Floatingの最大の技術的特徴は内部に浮動小数点処理を含めた点にあり、であるがゆえに製品名に“Floating”を含めたのですが、この言葉があるがゆえに、浮動小数点処理を必要としている顧客にしかこの製品は注目されないという問題を生じてしまいます。

CodeSqueezerの本来の特徴は演算を含む論理を簡単に記述する点にあり、整数も、固定小数点数も、浮動小数点数も扱うことが可能です。浮動小数点処理を内部に含めた理由は乗算結果のビット幅を削減するためであり、浮動小数点の利用はこのための技術的手段にすぎません。

そこで、今後は浮動小数点を前面に出すのではなく、演算処理論理を簡単に作成するツールという本来の機能を前面に押し出しての営業活動を展開することといたしました。

“CodeSqueezer”の“CodeSqueezer Floating”からの変更点は、誤差なし整数をデフォルトとすること、演算記号を用いた数式の記述を可能とすること程度で、技術的な進歩はあまりないのですが、見栄えはかなり改善されるでしょう。その他、フラグの扱いの多様化、内部処理の見直しによる出力コードの簡素化など、現在進めております改良の結果も反映されたものとなります。

さて、11月の営業攻勢、いかがなりますでしょうか。もちろんその前にソフトを完成させるという一大作業も残っております。まだまだ忙しい日々が続きそうです。
posted by 管理人 at 11:12| Comment(0) | TrackBack(0) | 日記

2011年06月01日

5月度の状況

access1105.jpgまず、5月度のHPアクセス状況は図のようになりました。東日本大震災発生以降の落ち込んでおりましたアクセス数は、従来の漸増傾向線のレベルまで回復してまいりました。その理由といたしまして、世情の回復もあるのでしょうが、CodeSqueezer Floating(CSF)の新しいバージョンをアップロードしていることもアクセス回復を後押ししているのではないかと考えています。

今月度は、CSFのバージョンアップに多少の時間をとられたほかは、異常フラグ処理の改良作業を続けております。現在計画している改良点は以下の通りです。

・数値化不能異常の表示に独立信号線の使用もできるようにすること(現在はオーバーフローフラグとアンダーフローフラグを共に立てる形で表示している)

・入力信号にnanがあるため結果が定まらない論理演算結果を真とするか、偽とするか、nanとするかを選択可能とすること

これらをいずれか一つに限定してしまえばソフトは簡素化されるのですが、いずれの方法を用いるかはユーザであります論理設計者の思想にも依存することであり、ソフトの側で一律強制することは好ましくなかろうと考えたことによります。

ただ、異常フラグはすべての論理に関係するだけに、すべてのコード化関数を見直す必要が生じ、この改造にはかなりの時間がかかっております。

また、今回の全コード化関数の見直しを良い機会として、内部処理の共通化、簡素化も同時に計画いたしました。内部の処理をすっきりした形にすることで、出力も多少は簡素化されるでしょうし、生成された論理も高速化・簡素化されるのではなかろうかと期待しております。

CodeSqueezer Floatingの新しいバージョンは6月中旬にもご提供できるのではないかと考えております。機能的にはさほど進化したものでもないのですが、とりあえず、ご期待ください。
posted by 管理人 at 11:08| Comment(0) | TrackBack(0) | 日記

2011年05月10日

CodeSqueezer Floatingを発売しました

先日のアナウンス通り、CodeSqueezer Floatingの製品版が完成し、昨日より販売を開始いたしました。

製品版と評価版は、プロテクト部分を除いて同一内容です。プロテクト部分に関しては、評価版は有効期間を設ける一方で、製品版は有効期限がない代わりに動作に際してはガードキーが必要であるという違いがあります。

評価版の有効期限は今回は7/1とし、約2ヵ月間は評価可能としております。期限が切れますと評価版は実行できなくなるのですが、毎月1回程度はバージョンアップをすることとなるものと予想しており、それぞれのバージョンで1〜2カ月程度の利用可能期間を設定することで、常時評価可能な形を維持したいと考えております。

製品版をお買い求めのお客様につきましては、ある程度のバージョンアップがなされるごとに最新版をお届けする予定です。なお、重大な欠陥が発見された場合は、バグフィックス版ができ次第お送りいたします。このようなことはないにこしたことはないのですが、、、

製品化に際しまして仕様変更は一旦停止しておりましたが、製品も無事発売できましたことから、仕様の改良に取り掛かりたいと考えております。現時点で検討対象としているのは次のような機能です。これらにつきましては効果と問題点を再度検討し、順次新機能として取り込んでいく予定です。

・論理演算結果がnan(真偽不明)となる場合の処理(nanとするか、真とするか、偽とするか):デフォルトの処理を環境変数によって選択できるようにするとともに、それぞれの結果を与える関数(たとえばand_nan, and_tol, and_intol)を準備しておく。

・信号線幅に余裕がある場合の誤差を含む桁数の伝達方法を環境変数で指定できるようにすること

・仮数の範囲にゼロが含まれない場合のオーバーフローを非ゼロとみなすか否かを選択可能にすること

・nan信号線を独立に設けるかof & ufで表現するかの選択を可能とすること

その他、処理内容をもう少しすっきりさせ、生成コードの冗長な部分を可能な限り排除する必要もあろうかと考えております。

とはいえ、これらは追加的な機能であり、バグが発見された場合はその対処が最優先であることは言うまでもありません。

その他ご要望などありましたら、この日記にコメントを付けるか、cs@signal-process-logic.comあてのメールでご連絡ください。よろしくお願いいたします。
posted by 管理人 at 14:05| Comment(0) | TrackBack(0) | 日記

2011年05月04日

4月度状況、その他

access1104.jpg少々遅くなってしまいましたが、先月度の状況を報告いたします。

まず、ホームページへのアクセス状況は図のようになりました。地震と停電のためと思われます3月の落ち込みのあと、アクセスは徐々に回復してまいりましたが、まだ元通りとは言い難い水準です。これにつきましては世情の安定を待つしかなさそうです。

今月度の特記事項は、CodeSqueezer Floatingのデバッグ作業が完了し、評価版を(先ほど)アップロードしたことです。あとはこれにガードキープロテクト部分を追加して製品版を発表するだけとなりました。

CodeSqueezer Floatingは、1月のEDS Fairでの発売予告からかなり遅れてしまいましたが、期日を一度先送りしただけで、なんとかお約束の連休明けに製品版の発表を間に合わせることができそうです。

デモ版と製品版の大きな違いは、オーバーフロー、アンダーフロー、数値化不能異常という異常フラグの処理を追加したことです。これが予想よりも相当に複雑であり、開発前に定めた仕様に一部不備な点があったことも重なり作業量が増大してしまいました。

MHDLでは(C言語でも同じですが)「論理の真偽」と「数値が0かそれ以外か」を同等に扱います。

第一に、浮動小数点の0をどのように判定するかが微妙な点となります。MHDLは信号の誤差の有無を分けて扱います。このため、誤差のない信号であれば、仮数部の全ビットが0である場合に論理「偽」を対応させ、誤差のある信号であれば環境変数で定めた誤差とみなすビット以外の部分がゼロである場合に論理「偽」を対応させれば良いことになります。

そのほか、信号線には異常フラグを伴う場合があり、これをどう扱うかも問題となります。

まず最初の問題は、オーバーフロー、アンダーフローが生じていてもゼロである可能性が残っている場合にどうするかという点です。これに関しては、オーバーフローが生じている以上、実際の信号値は非常に大きいと考え、0ではないものといたします。

つまり、信号の範囲が10〜100と規定されている場合、10以下はアンダーフローとなりますので、アンダーフローであっても値が0となる可能性があります。しかし、実際の信号値は負の値である可能性が高いことからゼロではない、「真」であるとみなします。

これは、おかしな扱いであると言えばそう言えなくもありませんが、実用上異常を正しく検出するためには、このような仕様とするしかありません。このあいまいさを防ぐためには、論理化される信号線に関しては、数値の正常な範囲に常に0が含まれるようにすべきでしょう。

もう一つの問題は、数値化不能異常(nan)をどのように扱うかという点です。nanを含む入力があった場合の論理演算結果はnanとするのが一つの合理的な考え方でしょう。もう一つの考え方は、「xxであると言える場合に結果を真とする」という判断基準を用いるもので、この場合の論理演算の結果は「真か偽か」の二通りとなります。つまり、後者の方法では演算結果にはnanは現れません。

ただしこの方法では、nandはandの否定とはなりません。つまり、入力にnanが含まれて演算結果が定まらない場合は、andもnandも出力は0(偽)となります。

このあたりはどちらの扱いが妥当か、簡単には結論が出るとも思えません。しかし、何らかの基準を定めないとソフトを作ることができません。そこで今回は、後者、第二の手法に基づいてコーディングすることとした次第です。これに関しては、絶対的な自信があるわけでもなく、皆様のお声によっては将来見直す可能性もある、とご理解ください。

と、いうわけで評価版の公開にこぎつけました。あとは、ガードキープロテクト部分を追加して製品版を完成させるだけです。これにはさほどの時間はかからないものとみております。もう少々お待ちください。
posted by 管理人 at 15:52| Comment(0) | TrackBack(0) | 日記

2011年04月01日

3月度の進捗状況

ホームページの開設以来のアクセス状況は図のようになりました。赤がページビュー(縦軸左)、青が訪問者数(縦軸右)で、ページビューは訪問者数の二倍程度となっております。3月中旬以降のアクセスが低下しているのは震災の影響でしょうか。access1103.jpg

CodeSqueezer Floatingの製品版につきましては、3月中の発売を目指して取り組んでまいりましたが、作業に相当の遅れが生じ発売を延期せざるを得ない状況となりました。製品版をご期待いただきました方々には大変申し訳ありません。

遅延が生じた理由は、仕様を見直した際に予想した以上に付帯作業が発生したこと、およびバグの対処に時間をとられたことなどが重なったためです。計画停電にも悩まされましたが、これがなくても製品版の3月末発売は難しかったものと思われます。

Demo 2.0から今回追加・変更した部分は以下の通りです。

・定数乗除算を高速アルゴリズムに変更したこと
・信号線名を記述する部分に定数の記述を可能としたこと(たとえば、out = mul(in1, 3)などの形)
・誤差のない信号どうしの除算を仮数部の整数除算とし、余りも出力するようにしたこと
・演算結果の有効ビット長が小さい場合、誤差部分も後段に伝達するようにしたこと

これに伴い、乗除算のコードは全面的に書き直し、あわせて異常フラグの演算簡素化も行いました。

新版のアップロードを見越してDemo2.0の使用期限を3月末としておりましたが、これを連休明けまでに延長した修正版をHPにアップロードいたしました。

今後の予定といたしましては、4月上旬に上記修正部分を含むDemo3.0(未検証版)をアップロードし、遅くとも連休明けには製品版の発売にこぎつけたいと考えております。


posted by 管理人 at 20:21| Comment(0) | TrackBack(0) | 日記

2011年03月01日

2月度の状況

2月のアクセス数は図のようになりました。データ数が増えたためかエクセルのグラフ表示ができないため、元の画像でご紹介しております。現在のところ、1日あたりのページビューは平日で300前後と、ほぼ安定しております。access1102.jpg

2月度は、CodeSqueezer Floatingの新バージョンをアップロードすべく作業を進めてまいりました。前回アップロードしたデモ版(EDS Fairで配布したCDに含まれているものも同じです)の使用期限が3/1で切れるためす。

デモ版の使用期限は、常に最新のバージョンを使っていただくよう、当初予定した新バージョンのアップロード時期に多少の余裕を見込んで設定しているのですが、作業が予定通り進まない場合には少々困ったことになります。そこで、前回アップロードしたデモ版の使用期限を1カ月延長した新バージョンをアップロードいたしました。

予定が大幅に遅れております主要な原因は、前回のブログでもご紹介いたしました仕様変更を行ったことです。

仕様変更の目的は、シフト演算省く代わりに定数乗除算を効率化することでして、定数乗算につきましては前回のブログでご紹介したように、一応の作業を完了いたしました。定数除算も逆数を乗算する形で比較的簡単に実現することができました。しかしながら、これに合わせて行いました乗除算全般の見直しにかなりの時間がかかることとなってしまいました。

CodeSqueezer Floatingは、誤差を含む演算に際して、有効な桁のみを扱うことで最小の論理資源で論理を形成することを特徴としています。その際の「有効な桁のみを扱う」方法には、実は、二種類の考え方があります。

「有効な桁のみを扱う」には、最長の有効桁を後段に伝達できるよう論理を形成しなければなりません。これにつきましてはどちらの考え方でも同じです。

第一の考え方は、「有効な信号のみを後段に伝達する」という考え方であり、第二の考え方は「伝達可能な最大の桁数を後段に伝達する」という考え方です。

たとえば16 bitどうしの乗算の場合、演算結果の最長有効桁は17 bitですので17本の出力信号線が形成されます。この演算器の双方の入力にビット幅8の信号が入力されると、第一の考え方に従えば有効桁数である9 bitを次段に伝達し、第二の考え方に従えば伝達可能な16 bitをすべて次段に伝達します。

第一の考え方は原理原則に忠実な考え方であり、これまでのデモ版はこの考え方に従って論理を形成していました。一方第二の考え方に従えば、生成される論理規模が多少小さくなり、伝達される余分なビットも誤差のキャンセルには有効に働くなど、実用性に優れる方式であると言えます。第二の手法を採用した際の問題点はゼロ付近であるか否かの判定が不完全になることですが、第一の方法でも、程度の差はありますが完全とは言い難く、第二の手法を否定する根拠にはならないでしょう。

CodeSqueezer Floatingをどのように考えるかは難しいところですが、これを商品として販売する以上、学術的なソフトウエアというよりは、実用的な論理を形成するために使用することを前提としなければならないでしょう。そうなりますと、第二の考え方に沿って論理を形成するべきであるということになります。

このような事情から、乗除算の論理形成部分を大幅に見直すこととなり、このために多大な時間を消費することになってしまった、というのが現状です。とはいえ、このような基本的部分を後になってから直すことも大変ですので、現時点で見直しを行うのは正しいことであろうとも考えております。

製品版を期待されている方々には大変申し訳ありませんが、もうしばらくお待ちいただけますよう、よろしくお願いいたします。

posted by 管理人 at 13:12| Comment(0) | TrackBack(0) | 日記

2011年02月15日

定数乗算について

以前のこの日記に定数乗算の最適化は非常に困難である旨を書きましたが、結局これにトライする羽目になりました。で、一応できましたのがこのプログラム。ダウンロードはこちらです。

EDS Fairも無事終わり、現在はCodeSqueezer Floatingの製品化に向けて鋭意作業中です。その過程で、仕様につきましても多少の見直しを行いました。その結果、定数も扱えるようにしようということになりました。

現在公開しているデモ版でも定数を扱うことができます。つまり、入力信号線のビット幅をゼロにしてバイアス部分のみを設定すれば定数として処理されます。しかしながら、複雑な演算モジュールで、定数とする信号線をすべて外部入力に引き出すことは煩雑です。そこで、リンク名を書く場所に定数を書くことで直接定数を指定できるよう、仕様を変更することといたしました。

検討をしたけれど仕様に含めなかった機能としてシフト演算があります。CodeSqueezer Floatingの標準ファンクションは、基本的にはC言語の式に記述できる演算子を網羅することを目標としていますが、一方でMHDLは抽象的な記述を可能とすること、すなわちハードウエアに依存する部分は排除することとしています。

C言語の演算子のうち、ビットごとの演算子はハードウエア依存性が高く、最初から論外としたのですが、実はシフト演算もハードウエアに依存いたします。つまり、二進法が前提となるのですね。そこで、ビットごとの演算だけでなくシフト演算もMHDLの標準ファンクションからは除外することにしました。

シフト演算がなくても定数乗除算により同じ機能を実現することができます。しかしこれを乗算論理で演算していたのでは、シフト演算に比べて論理が複雑になってしまいます。そこで、定数乗算を最も単純なシフト演算と加減算で構成することとした、というのが今回の試みの発端です。

このような問題はNP完全問題と呼ばれる、解を得るのに非常に時間のかかる問題として知られております。論理開発ツールがあまり演算時間がかかることは好ましくなく、適当なところで折り合いをつけなければなりません。

今回開発したアルゴリズムは、最適化を行うビット幅に制限を加え、これよりも長いビット幅の定数は桁をいくつかに区切ってそれぞれの部分について最適化を行うこととしました。極端な場合として、ビット幅を1に限定すれば立っているビットについて加算を行う、通常の定数乗算アルゴリズムとなります。

作成したソフトは種々の高速化を試みましたが、実用的な演算時間で最適化可能なビット幅は20ビット少々と考えられます。また、ビット幅の制限を種々変化させて加算回数の変化をみてみましたが、このあたりで少々ビット幅を増加させてもさほどの効果はみられません。そこで、デフォルトのビット幅を16としてさしあたりはソフトを組むことといたしました。

この手の回り道をしておりますとなかなか本題が先に進みません。製品発表は3月中とアナウンスしておりますが、デモ版の使用可能期間が2月末で終わってしまいますので、それまでにはデモ版なり評価版なりの形で、新しいバージョンをアップロードしたいところです。あと2週間は忙しい日々が続きそうです。

その他、ウィルスにつきましては先日、最強と評判の高いカスペルスキーでテストしましたが、問題は発見されておりません。これとても100%の検出ができるわけではなく、絶対確実とは言い難いのですが、ひとまず安心してもよいのではなかろうか、と考えております。

前回の問題は、機能が貧弱なノートパソコンでVistaを動かしているところに問題があった可能性が濃厚ではなかろうか、と考えている次第です。

posted by 管理人 at 18:07| Comment(0) | TrackBack(0) | 日記

2011年02月01日

1月度の状況

access1101.jpg1月のアクセス状況は図のようになりました。訪問者数、ページビューとも高いレベルを維持しております。

1月の特記事項は、27-28の両日にパシフィコ横浜で開催されましたEDS Fairに出展したこと。1月はこの準備にかなりの時間をとられましたが、展示会での反応は良好で、今回の出展は成功であったということができるでしょう。

今回の展示テーマは以前からご紹介しております“CodeSqueezer Floating”でして、複雑な演算論理が簡単に作成できる安価(予定価格39,800円)なツールにはかなりの需要があると確信できましたことが今回の展示会での大いなる収穫です。

当初の予定では、展示会に合わせて製品版を発売する予定だったのですが、予期しないバグが見つかったり機能の追加などを行ったことなどから現時点での製品化は困難と判断、展示会ではデモ版でのご紹介となりました。

ソフトウエアの開発当初は見通しの良い構造を心がけるのですが、途中段階で機能を追加したり、論理的な問題に対処したりしておりますと、当初の仕様を逸脱する部分が生じ、これが将来のトラブルの元となるケースが多々あります。特に今回のように展示会を控えた限られた時間の中でのソフト開発は種々の危険をはらんでいると考えるべきでしょう。

そこで、製品版を作成する前に、一旦全体のフローを見直し、すっきりとした形に再構成することといたしました。この時点で余分な作業はしたくないところですが、先々を考えればいずれかの時点階できちんとした形にしなくてはいけません。なお、大多数の処理はデモ版の機能をそのまま使用しますので、再構成自体はさほどの時間もかからないと考えています。

と、いうわけで、展示会場でもアナウンスいたしましたが、製品版の販売開始は3月中ということとし、それまでの約2カ月弱の間に再構成、若干の機能の追加および検証作業を行う計画です。製品版の発売に先立ちまして無償ダウンロード可能な評価版も公開したいと考えております。これらにつきましてはHPでご紹介いたしますので、ご興味のおありの方はチェックをよろしくお願いいたします。

その他、展示会で配布したCDに収録したデモソフトのインストーラが正しく生成されていなかった様子で特定のPCでは動作不良となるという問題が起こりました。PCやOSによって動作が異なる原因の一つに自動変数の初期値が関係していることがままあり、原因は不明ながらもすべての変数の値を初期設定するようにソフトを変更してインストーラを再度作成したところこの問題は解消しております。

原因がわからないというのは困ったことです。問題を起こしたPCが以前から不調であったことからPC自体の問題であったのかもしれません。また、ウィルスのチェックは行っているのですが、一般的なウィルス検出率は98%程度と、これらのソフトを使用したところでウィルスを完全に検出できるわけでもありません。ウィルスの問題につきましては、今後他のウィルス対策ソフトも使用してチェックを行う予定ですが、いずれにせよ困った問題ではあります。
posted by 管理人 at 15:11| Comment(0) | TrackBack(0) | 日記

2011年01月01日

12月度の状況

access1012.jpg12月のアクセス状況は図のようになりました。年末にかけてアクセス数が減少しておりますがこれを除けば、平日で300弱のページビューとなっております。ホームページのアクセス状況に関しましては、まずは順調といったところです。

次に今月の進捗状況ですが、12月には、オーバーフローフラグの処理を追加したほか、各演算ファンクションの検証を行っております。

CodeSqueezer Floatingでのオーバーフローフラグの取り扱いは、オーバーフローとアンダーフローを生じる可能性があるリンクについて、これらが発生したことを示すための二つの信号線を設け、これらが単独でHである場合にはオーバーフローないしアンダーフロー、双方がHの場合は数値化不能を表すこととしております。

この仕様は、加減算の異常処理を簡単に行うことを念頭に決めたものです。つまり、入力の一方が異常であれば出力も異常となりますし、オーバーフローとアンダーフローを加算した結果は不明となりますので、演算結果に対応するそれぞれの異常フラグは、入力のそれぞれのフラグの論理和により形成することができます。

この仕様を決めた時には、乗除算も加減算で構成されるのでフラグも簡単に演算できるだろうと考えていたのですが、実際にやってみますとそんな簡単な話ではありません。

たとえばゼロとの乗算にしても、誤差なしのゼロとの積はいかなる値であっても(オーバーフローしていようとも)ゼロなのですが、誤差のあるゼロとの積は符号不明の小さな値との積ですので、相手がオーバーフローしている場合には数値化不能ということになります。

結局のところ、乗除算の異常表示フラグの演算は、入力の状態(正の正常値、負の正常値、誤差なしゼロ、誤差ありゼロ、オーバーフロー、アンダーフロー、数値化不能)の組合せに対してそれぞれ決めてやる必要があり、かなりの処理内容となってしまいました。

当初、今月中に評価版を公開することを目標に作業を進めていたのですが、これらのフラグ処理に時間を取られた結果、検証作業が完了しておらず、評価版公開は延期の止む無きに至りました。しかし一方で、1月の27日には展示会が控えておりますので、それ以前に何らかの形にいたしませんと展示のネタがなくなってしまいます。

そこで当面の目標といたしましては1月中旬までの間に検証作業を進め、信頼性が満足すべきレベルに到達したことが確認できれば評価版を公開することといたします。不幸にして信頼性が十分であるとは言えない状態であった場合には、デモ版2.0の形で公開することといたします。

評価版、ないしデモ版2.0は、これまで公開しているデモ版に対して次の点が改善されています。

・除算ファンクションと論理による乗算ファンクションを追加したこと(デモ版ではVerilog HDLの乗算コードを出力するのみで、除算ファンクションは全く準備されていませんでした)。また、乗算ファンクションの出力ビット幅が長すぎるという問題点を修正しました。
・異常フラグの処理が正しく行えるようにしたこと。(デモ版ではフラグを無視していました)
・チェッカとパーサのバグ(複数の出力をもつファンクションを利用した場合の異常など)をfixしました。

これ以外にもこの先、比較演算や論理演算等の追加も必要であると考えています。これらはさほどの負荷にはならずに実施できるはずです。

1月の大きなイベントは27〜28日のEDS Fairでして、弊社はこれへの出展を予定しております。今月はこのための種々の材料を準備しなければいけません。それやこれやで、正月返上の作業を余儀なくされております。

その他、1/13にはFPGA Conferenceというのが秋葉原で開催され、チップベンダ各社の最新情報のプレゼンが行われます。この聴講もエントリーしておきました。面白い話が聞けたら来月度にご報告することといたします。

展示会関係では、12月の初旬にはセミコンジャパンが幕張で開催されましたので見学してまいりました。今回のセミコンジャパンの特記事項は露光機(ステッパ)の展示がなかったこと。例年であれば、ニコンやキヤノンが大々的な展示を行っていたのですが、本年は非常に地味な展示となりました。

展示会の客足自体は悪くはないのですが、展示会の規模は縮小しており、対象分野も幅広いことから、弊社が出展すべき展示会ではなさそうだとの印象を受けました。

と、いうわけで、来年度弊社が出展する展示会は、EDS Fairか、あるいは秋のエンベデッドテクノロジ(組込機器)展ではなかろうか、というのが現時点での印象です。エンベデッドテクノロジ展は5月にも開催されますので、これについては要チェック、ということになります。
posted by 管理人 at 14:29| Comment(0) | TrackBack(0) | 日記

2010年12月01日

11月度の状況

access1011.jpg11月度のアクセス状況は図のようになりました。アクセスは急増し、平日のページビューが300近くまで増加しております。ホームページのリニューアルやCodeSqueezer Floatingデモ版のアップロードのためでしょうか。

今月度は、月初めにデモ版をアップロードしたのに続き、製品版の作成に取り組んでおります。製品版は基本的部分はデモ版と同じですが、論理による乗除算機能を追加することとしております。特に除算の論理を自動形成する部分は少々複雑であり、このために今月の時間の大部分を取られてしまいました。

とはいえ、一応動作する除算モジュール自動形成関数は出来上がり、現在は検証作業を行っている段階です。ある程度の動作が確認されましたら、評価版の形で公開したいと考えております。

弊社は来年1月末に開催されるEDS Fairへの出展を計画しているのですが、12月の上旬にこれのニュースサイトが開設されます。ここにニュースを出しますと多少は注目してもらえるのですが、ニュースのネタがありませんとニュースを出すこともできません。

CodeSqueezer Floating評価版の公開は一応のニュースネタとなりますので、これは大事に使わなくてはいけません。と、いうわけで、評価版の公開はニュースサイト開設後に行いたいと思います

その他、本日は“エンベデッド・テクノロジー展”を見学してきました。この展示会は組込システムの展示会で、マイコン関係が多いようでしたが、FPGA関係も展示されております。客足は良好で、ひょっとすると宣伝効果も高いかもしれません。小さなブースを出している会社もちらほらとあり、来年はこちらへの出展も要検討というところでしょう。

その他、本日から幕張メッセでセミコン・ジャパンが開催されております。こちらも関係がないわけではありませんので、明日か明後日時間を都合してみてこようかと考えております。幕張は遠いのですが、情報収集も大切ですから、致し方ありません。
posted by 管理人 at 18:19| Comment(0) | TrackBack(0) | 日記

2010年11月04日

ホームページをリニューアルしました

先日お約束の通り、CodeSqueezer Floatingの専用ページを作成し、デモ版をアップロードいたしました。これに合わせて、ホームページをすっきりとした形に変更しました。

この時点でホームページの大改造に踏み切りました理由は、CodeSqueezer Floatingが技術的にめどがつき、デモ版も公開して一段落したということ、およびEDS Fairに向けていよいよ本命製品のマーケティングに乗り出そうという時点で、かねてからの懸案でありましたホームページを改善しようという、その二点にあります。

これまでのホームページは、会社設立の際にWebデザインの書籍を参考につくったもので、およそ書籍に書かれていた実例に近い形を狙って作成したものです。

しかしながら、お手本となりましたのがどちらかといえば大会社向けのホームページで、ひょっとすると株式を公開しているような会社を念頭に例がつくられていたような気がいたします。これは、我々のような弱小会社がまねをするのも少々おこがましい気がいたします。

もう一つの問題は、書籍ですからさまざまなテクニックを駆使したページを例に書かれているのですが、中途半端に策を弄しますとブラウザによっては正しく表示されないという問題があります。特に、広く使われていると思われるMSIEが、他のブラウザとの互換性が悪く(というよりもMSIEの動作が標準から外れているようで)ページが乱れて表示されてしまいます。この問題は以前から気付いており、なんとかしなければいけないと考えていたのですが、なかなか手が出せずに今に至ってしまいました。

もちろん、その後に作成した製品紹介のページではこのような問題が発生しないよう、複雑なタグの使用は極力避けて、文字をセンタリングしたり背景イメージなどを使用して、ブラウザが変わろうが表示サイズが変わろうが、それなりにちゃんと表示されるようにしておりました。

今回行いました大改造は、同様のテクニックをホームページにも応用したものです。ブラウザとしてMSIE、Fire Fox、Chromeの三種類を使い、画面サイズを大きくしたり小さくしたり、文字サイズをいろいろと変えたりしてテストを行いましたが、おおむね正常に表示できるようです。

高解像度で全画面表示をした場合には少々バランスが悪い感じも致しますが、ドット数の小さな画面で支障なく表示できるようにするためには、この程度は我慢しようという判断です。

あとはVerilog HDL CodeBookの目次ページを何とかすればホームページの方は一応カタが付くのですが、こちらはCodeSqueezerのマーケティングとは別のお話ですのでさほど急ぐ必要はないものと判断しております。それよりも、CodeSqueezer Floatingの評価版と製品版の制作を急がなければいけませんし、何よりも完全な形で製品化しなくてはなりません。優先すべきはこちら、というわけです。
posted by 管理人 at 23:15| Comment(0) | TrackBack(0) | 日記

2010年11月01日

10月度進捗状況

access1010.jpg10月のアクセスは図のようになりました。アクセスは回復傾向にあるとも言えそうですが、変動の範囲であるのかもしれません。

先月までは毎月のアクセスをまとめてご紹介していたのですが、さくらのシステム変更のためか、なぜかエクセルにアクセス記録を取り込むことができません。この先もう少しトライして、できれば来月分にはまとめの記録をご紹介できるようにしたいと思います。(11/10追記:まとめの図ができましたので追加します)

さて今月の状況ですが、まず、“CodeSqueezer Floating”のデモ版はほぼ出来上がり、今週中にはアップロードできる見通しです。(11/2 追記:アップロードしました。こちらのページをご覧ください。)

これは、浮動小数点演算を含む複数の演算機能を相互に接続した信号処理論理を簡単に作成することができるソフトで、動作の雰囲気を味わうためのデモ版を間もなくアップロードするのに続き、年内には評価版を、そして来年早々には製品版を出したいと考えております。

既にアップロードしております“CodeSqueezer Basic”は、製品版とまったく同じ機能をもつ評価版を無期限に使用可能な形で無償ダウンロードできるようにしており、著作権上の縛りを設けてはいたのですが、評価版の存在が製品の販売には相当にマイナスとなっていたのではないか、と反省しております。

そこで、この先で無償配布するデモ版・評価版には使用可能期間を設け、評価に十分と思われる時間が経過した後は使用不能にしたいと考えております。お早めにご評価いただけますよう、よろしくお願いいたします。

その他の近況ですが、まず、10月早々にCEATECを見学してまいりました。この展示会はマスコミでも大きく取り上げられており、相当に盛況ではないかと期待して出かけたのですが、人が集まっていたのは3Dテレビの前だけで、その他の場所は閑散としております。

特に今年から新設された“CEATEC Suites”は、展示期間も短く料金も安く設定ということで期待したのですが、客足はほとんどない状況で、これでは出すだけ無駄との印象を受けました。出展社の方に費用をうかがったのですが、それほど安くもない様子で、ここに出展する意味はない、というのが今回見学しての結論です。

展示会に関しては、来年1月27〜28日開催のEDS Fairへの出展を計画しており、今月は説明会に行ってまいりました。CEATECがあの調子では、こちらの展示会もあまりお客が来ないのではなかろうかという気も致しますが、今からそんなことを言っていても始まりません。やることはきちんとやろう、というのが現在の方針ではあります。

というわけで、当面の課題はEDS Fairに合わせた“CodeSqueezer Floating”の製品化でして、まずは近々にデモ版をアップロードすること、12月初旬のEDS Fair出展社のプレスリリース機能が使えるようになる頃合いに評価版を発表すること、そして展示会に合わせて製品版を発表するという段取りがベストであると考えております。

評価版は製品版とほとんど同じに致しますが、デモ版と評価版の間には機能的にもかなりの開きがあり、デモ版の発表から評価版の発表までの間が技術屋的には大仕事ということになります。

計画は万全と自負しておりますが、さて実行の方が予定通りまいりますかどうか、これからが正念場です。
posted by 管理人 at 13:48| Comment(0) | TrackBack(0) | 日記

2010年10月04日

9月度進捗状況

access1009.jpgホームページのアクセス状況は図のようになりました。夏休みで落ち込んでおりました先月のアクセス数ですが、9月に入ってもあまり回復はしておりません。DAシンポジウム発表予告の効果で7月までのアクセス数が異常に多かったのかもしれません。

学会発表も無事終わり、次のイベントは来年1月のEDS Fairです。ここでは新製品“CodeSqueezer Floating”(以下CSFと書きます)の販売開始をアナウンスする計画であり、それまでに製品を完成させることが当面の重要課題となります。

CSFのデモ版はDAシンポジウムでもお披露目いたしました。当初はデモ版のバグを取り除いて製品版とする計画だったのですが、いくつかの方針変更を行った結果、全面的に作り直す羽目となっております。とはいえ、一旦作成したソフトですから、9月末の時点でデモ版に近いレベルまでは完成しております。

デモ版(学会発表内容)からの仕様変更点は次の通りです。

・誤差を含まない数値の扱いが、デモ版では整数に限定されていたものを、全ての数値表現形式に拡大したこと:これは、既に発売しているCodeSqueezer Basicに対する上位互換性をもたせるための処置です。

・生成コードの検証機能を設けたこと:入力信号範囲からテストベクターを自動生成し、生成コードに1対1に対応する中間形式コードを解釈実行することで、生成コードの正当性をチェックします。

・論理仕様定義に使用する言語(MHDL)仕様に、ファンクション名の通用範囲(スコープ)規定を追加したこと:名前の衝突を防ぎ、階層的プログラミングを容易にするための配慮です。

CSF発売後は、販売中のCodeSqueezer Basic(CSB)を廃版として、CSFに一本化したいと考えています。

CSFはCSBに対して上位互換性があるため、この一本化によって大きな問題は生じないと考えておりますが、同一の論理仕様を与えた場合にも生成されるコードには多少の差があるため、いきなり製品版を廃版とすると問題を生じるかもしれません。このため、製品切り替えの事前アナウンスを近々に行いたいと考えております。
 
サポートを一元化するため、CSBを既にお使いのお客様に対してCSFへのバージョンアップを無償でおこなうことが最低限必要であろうと考えています。CSFの定価はCSBに多少の上乗せすることを計画しており、購入時期の異なるお客様には不公平な扱いとなってしまいますが、業務効率化のためのやむを得ない処置であることをご理解いただきたいと思います。

その他の話題をいくつか。

今月はCEATECが幕張メッセで開催されます。CEATECは来場者も多く、宣伝の場としてはEDS Fairよりも有効なのですが、5日間開催で経費もかかることから出展には二の足を踏んでおりました。しかし本年からはCEATEC Suiteという3日限定で出展料も安価なコースが新設されたとのこと。来年度はこちらに出展することも検討したいと思います。いずれにせよ、今週の後半に見学してまいります。

電子情報通信学会誌ではここ数カ月にわたってFPGAに関する連載記事を載せておりました。今月号は最終回で、FPGAの基本構成に関する特許と開発の流れを解説しております。よくまとまっておりますので、この分野にご興味のある方はご一読ください。
posted by 管理人 at 11:23| Comment(0) | TrackBack(0) | 日記

2010年09月03日

8月度状況

acess1008.jpg8月のアクセス結果は図のようになりました。8月は夏休みということもあり、アクセス数は少々下がっております。夏休み明けの動向が気になるところです。

9/2-3に豊橋で開催されましたDAシンポジウムに発表したため、このブログの記述が少々遅れる形となりました。DAシンポジウムでの発表内容につきましては間もなく弊社ホームページからアクセスできるようにいたします。

DAシンポジウムでの反響は今一つといったところ。DAとは「デザイン・オートメーション」の略で、論理設計支援を対象とするシンポジウムなのですが、環境としてのツールというよりも、デザインオートメーションを構成するための個々の技術の詳細に関する議論(たとえば、省電力構成にするための手法など)が中心で、今回の私の発表とは少々色合いが異なります。また、発表者、聴講者とも学生さんが中心で、直接の商売には結び付きそうにないのが難点です。

とはいえ、シンポジウムのプログラムはWebからも参照できますし、立派な論文集に私のプレプリントが収録されておりますので、より多くの人がこの技術や会社を知る上では有益であると言えるでしょう。学会というのはそういうものであると割り切って考えるのが正しそうです。

この学会でデモするため、8月は“CodeSqueezer Floating”のデモ版ソフトの制作に注力しました。もちろんデモ版とはいえ内部で行っている処理は製品版と同様であり、この作業は製品版をつくる一つのステップでもあります。デモ版ソフトは、機能も限定的であり、まだかなりのバグがあるのですが、製品版の動作イメージがつかめるものとなりました。デモ版の操作方法と画面表示につきましても、後ほどホームページからアクセスできるようにいたします。

さて、あとは製品版をつくるのが当面の目標となります。製品版発売予定が来年1月であることは今回の学会発表でもアナウンスしており、来年1月のEDS Fairにもエントリーしたこともあり、このスケジュールはなんとしてでも守りたいところです。年内は製品版の開発に注力するしかありません。
posted by 管理人 at 17:40| Comment(0) | TrackBack(0) | 日記

2010年08月01日

7月のアクセスその他

access_1007.jpg7月度のアクセスは図のようになりました。夏休みのためか、20日以降は多少減少していますが、順調にアクセス数は増加しています。

今月は、DAシンポジウムのための準備を行ったほか、決算処理を行っています。

DAシンポジウムの報告内容につきましては、発表後HPに掲載します。また、決算につきましては、税務署への届けを行い訂正が入らないことを確認したうえでHPに置く予定です。

というわけで、7月も忙しい月ではあったのですが、ご報告できることはあまりないのが実情です。
posted by 管理人 at 18:14| Comment(0) | TrackBack(0) | 日記

2010年07月01日

2010年6月度進捗状況

access_all.jpg6月のアクセス結果は図のようになりました。先月までは一月分だけを表示していましたが、全体的な流れがわかりやすいよう、この図では昨年6月からの推移を示しています。休日のアクセスが周期的に落ち込むことから、土曜日と日曜日の結果は除外してプロットしています。

平日のアクセスでもかなりの波があります。正月休み、夏休み、ゴールデンウィークなどで落ち込みを示す半面、EDS Fair出展前後で盛り上がりを示しています。また、ページをリニューアルしたり、ソフトウエアをアップロードしたりするとアクセスが増加する傾向があります。その他、昨年の6月にはspammerが毎日50前後アクセスしておりましたが、spammerは除外して考えないといけません。

これらの波を無視いたしますと、昨年6月の平日のページビューが150程度であったものが、先月は250程度まで増加していることが分かります。ページビューの目標は一日1000程度と考えているのですが、まだまだ道のりは遠いようです。

今月の特記事項は9月に開催されますDAシンポジウムへのエントリーが認められたことです。プログラムも既に公開されております。2A-1の“浮動小数点処理を含む論理設計支援システム”と題するものが私の発表です。ポスターセッションにも参加いたしますので、ご興味のある方は是非どうぞ。

プレプリントはすでに作成して送ってあるのですが、先月書きましたように発表日まではその内容は伏せておくことにし、発表日以降にホームページからリンクを張るようにいたします。その際は、発表の際のスライドやデモソフトなども参照できるようにしたいと考えております。

その内容ですが、詳細をお話しすることはできないのですが、題名とこれまでの日誌からおおよそ想像されますように、“CodeSqueezer Floating”の技術内容のご紹介ということになります。この製品は、“CodeSqueezer Basic”の次世代製品で、前回製品と同様の演算モジュールを自動生成するソフトなのですが、機能的には浮動小数点処理を含めたことと複数の演算モジュールの接続を可能としたところが大きく進歩しています。

複数の演算モジュールを接続するということは、信号処理論理を全て記述することもできるということで、単品の演算モジュール作成とは質的に異なる製品となります。低価格路線は継続する計画で、前回製品の倍程度の価格設定とすることを計画しています。

問題はこれのデモ版ソフトの製作でして、ある程度見栄えのするサンプルをDAシンポジウムまでに完成させて、ポスターセッションでデモをしたいところです。なにぶん、DAシンポジウムには潜在顧客の方々が大勢みえられるはずですので、、、

その他、今月はEDS Fairの説明会にも参加してきました。EDS Fairは来年1月の開催予定となっております。これまでに“CodeSqueezer Floating”の検証作業を終え、展示会に合わせて製品版を発表する、というのが現時点でのスケジュールとなっております。
posted by 管理人 at 11:44| Comment(0) | TrackBack(0) | 日記

2010年06月01日

2010年5月度進捗状況

access1005.jpg5月のアクセス結果は図のようになりました。多少アクセスが増加しているような感じもしますが、およそのところ平日のアクセスは訪問者が100、ページビューが200前後というこれまでのレベルとほぼ同様です。

access_year.jpgsignal-process-logic.comのサイトは昨年5月に立ち上げております。これから1年を経過いたしましたので、この1年間の訪問者とページビューの推移をまとめてみました。

アクセスは、夏休み期間や正月に落ち込みがありますが、これら以外の期間ではおよそ訪問者100、ページビュー200の前後で安定しています。贔屓目には漸増と言えなくもないかもしれませんが。

2010年1月末に増加がみられますのはEDS Fairへの出展効果であると思われます。この展示会へは来年も出展する計画で、この6月には説明会がありますので話を聞きに行く予定です。

業務の方は順調に進展中です。

先月ご報告いたしましたように、次期製品のターゲットを浮動小数点処理処理に絞って製品開発を進めております。開発の過程で少々面白い着想が得られましたのですが、これにつきましては学会で発表することとし、それまでは具体的内容は伏せておくようにしたいと思います。

なにぶん、学会発表には多少のサプライズがないといけませんし、ここに書いてしまいますと同じようなアイデアを誰かが発表してしまうかもしれません。今回得られた着想がどの程度業界受けするかは定かではありませんが、これが多少なりとも話題になってくれますと宣伝効果もあるでしょうし、ページビューも増えることが期待できますので、ここはしっかりと作戦を練らなければいけないところです。

と、いうわけで浮動小数点処理につきましては学会発表後に詳細をご紹介することといたします。

次期製品のに含めたい機能といたしまして、複数の演算機能の相互接続ということを先々月のこのブログに書いていたのですが、こちらに関しても検討を進めております。

list.jpgここに示しました図は、リスト形式で複数機能を入力する画面です。上部の“Add”と書かれたボックスで種々の機能を選択しますとこれが画面下側の大きなリストボックス(メインボックス)に挿入されます。ここに表示された機能パーツの未接続入力ポートは左上の小さなリストボックスに表示され、この任意の行を選択した状態でメインボックスの出力ポート行をダブルクリックすることでこれら相互が接続されるという仕掛けです。

メインボックスの行頭のマークはこの行をダブルクリックしたときに生じる効果を示すもので、“-”は縮小(機能名のみを表示してポート情報を隠す)、“+”は展開、“!”は詳細設定ウィンドウを開く動作が行われます。また、各行でマウスを右クリックすることでポップアップメニューが開き、接続解除や機能パーツの削除などを行うことができます。

右上のラジオボタン“func”と“node”はメインボックスの表示を切り替えるもので、これを“node”にするとVerilogのソースコードに類似した展開結果が表示されます。また、“sort”ボタンを押すと、メインボックスの表示を信号の流れに従う形にソートします。

このソフトは製品化を目的に開発したものではあったのですが、実際にこれで多数の機能パーツを組み合わせた論理を作ろうといたしますと、作業が煩雑で全体像が見えにくいという問題が明らかになりました。このため、一旦この方向での製品開発はペンディングとし、浮動小数点処理に開発目標を絞ったというのが先月時点での状況でした。しかし、実用性を考えますと複数パーツを接続する機能はほしい所であり、これをどのように製品化するかという点につきましても検討を進めております。

現時点で得られております方向は、“言語による仕様表現”というものでして、機能パーツを相互に接続して複雑な論理機能を規定するための言語を新たに開発するというのがその解ということになります。

ここで言語と云いましてもそうそう複雑なものではなく、現在考えておりますのは以下のような仕様の言語です。

・機能パーツは関数で、接続線は名前(コンピュータ言語でいう変数名)で表す。
・プログラムの要素は代入文のみで、以下のいずれか。(信号線が単一である場合はかっこは省略可能)

  (出力信号線、出力信号線、、、) = 関数(入力信号線、入力信号線、、、)
  (出力信号線、出力信号線、、、) = (入力信号線、入力信号線、、、)
  
・右辺に現れる信号名はそれ以前の行の左辺に現れていなければならない。例外はforward関数。
・右辺には式も許す。式は処理の開始時点で関数呼び出しに変換される。
・仕様の階層的記述も許す。それぞれの仕様の先頭は、名称.(出力ポート名、、、)(入力ポート名)
・仕様記述の範囲は字下げで表現する。

この言語仕様につきましては詳細がまとまりました段階で報告いたします。言語ですから標準化、普及活動も必要であり、このためのサイト“MHDL.org”を立ち上げました。現在は工事中ですが、この言語に関するアナウンスや議論はこちらのページで行い、ゆくゆくは本言語の仕様管理を中立組織“MHDL.org”に委ねたいと考えております。

あ、そうそうMHDLはminimized hardware description languageの略で、並列処理論理を形成することからHDL、生成される論理も仕様記述も最小化することからminimizedとしております。

MHDLという名前は、実はすでにいくつか発表されております。しかもHDL部分は同じでして、Mの部分がmimicであったりmicrowaveであったりいたします。ただ、mhdl.orgというurlは未だ獲得されておりませんでしたので、これらの言語は本気で標準化を目指したりはしていないものと判断いたしました。urlは早い者勝ちですから、これは私たちが頂き、というわけです。

というわけで、学会発表、製品開発、言語仕様の制定と、いろいろとやらなければならないことが増えてまいりましたが、面白いものができそうな感じもいたしております。それぞれのテーマにつきましてはまとまり次第ご報告いたします。今後ともよろしくお願いいたします。



posted by 管理人 at 10:13| Comment(0) | TrackBack(0) | 日記

2010年05月01日

4月のアクセス結果、その他

access4.jpg4月のアクセス結果は図のようになりました。HPへのアクセスはほぼ変わらず、平日の訪問者が100前後、ページビューが200前後となっております。

先月来頭を悩ましておりました次世代製品ですが、結局最初から取り上げたいと考えておりました、浮動小数点処理にチャレンジすることといたしました。

FPGAを用いた信号処理の場合、浮動小数点処理はあまり一般的ではなく、固定小数点表現を用いる例が多いのが実情です。これは、浮動小数点処理に際しては、演算の前後で左右にシフトする処理が必要であり、このためのバレルシフタに論理資源が多く消費されてしまうことによります。

とはいえ、浮動小数点処理が全く行われていないわけでもなく、学会発表レベルでは2〜3年ごとに報告が散見されますし、応用例も少ないながらもないわけではありません。浮動小数点処理は、確かに論理規模が大きくなるという欠点はあるのですが、扱う数値のダイナミックレンジが広く、オーバーフローの危険が少なくて小さな数値も正確に扱えるという利点もあります。

浮動小数点処理を要求する市場規模がどの程度あるか、という点は問題ですが、技術的な特徴はあるが市場規模は小さい分野は、実はこれこそがベンチャービジネスが狙うべき分野なのでして、市場規模が小さいが故に大手ベンダーは手掛けにくく、小さな会社でも資源を集中すれば充分に競争に勝てる分野であるわけです。

ベンチャービジネスにとっての問題は、市場の小ささよりもむしろ将来性なのですが、浮動小数点処理が特性に優れるにもかかわらず論理規模の増大が普及の障害となっているということであれば、その将来性は大いにあると考えてもよさそうです。なにぶん、時の流れに従って、この手の機器への要求はどんどん高度になる一方、半導体はどんどん複雑なものが安価に手に入るようになるはずですから。

と、いうわけで、浮動小数点処理のための各種モジュールを提供する、という作戦はなかなか筋が良さそうです。

次の問題は、商品コンセプトということになるのですが、浮動小数点の標準規格としてIEEE754規格があり、これを処理するモジュール群はすでに各社が提供しております。そうなりますと、いまさら同じものを出しても話にならないわけで、何らかの特徴が必要ということになります。

IEEE754が定める浮動小数点規格は、非常によくできたものではあるのですが、なにぶんタイプが少ししかなく、異常状態の表現などは手が込み過ぎており、論理に落とす際に複雑なものとなってしまいます。これをより簡単なものにして、必要最小限の論理で実現できるようにする、というのが第一の狙い目でしょう。

第二には、CodeSqueezer Basicで行いましたような、コーディングの手間を省く様々な機能がウリになりえるはずで、これと形成される論理の小ささをアピールすれば、そこそこ売れる製品となりそうです。

と、いうわけで方向は定まりました。これを具体化するアイデアもいくつかあり、今月は各種のテスト版を作って検討を始めております。まだ内容をご紹介できる状態ではないのですが、いろいろと面白い可能性も開けております。

浮動小数点処理は複雑になる、ということは論理開発もそれなりに複雑となります。また、浮動小数点用の評価環境も改めて準備しなくてはなりません。そういう背景もあり、評価版をアップロードできるのは8月ごろになりそうです。もちろんこれ以前でも、ある程度形になったた段階で概要を発表するようにしたいと考えております。
posted by 管理人 at 15:25| Comment(0) | TrackBack(0) | 日記

2010年04月01日

3月の結果

access1003.jpgまず、3月度のウェブページのアクセス状況は右図のようになりました。アクセス数は従来とほぼ同様の結果となっております。



CodeSqueezer Basicの次世代バージョンの準備ということで、グラフィックユーザインターフェースの改善を行いました。ただしこれは、準備をしたというだけのことで、製品として完成したものとはしておりません。

basicII.jpgBasicIIの画面を右の図に示します。画面にはパーツとその入出力ワイヤが表示されており、機能が選択されると、その内容がパーツ部分に表示されます。入出力ワイヤの図上にマウスカーソルを置くとワイヤの色が変化し、マウスを左クリックすることで入出力の定義を行う画面が開きます。

以前の画面よりは随分とスマートな形にはなりましたが、機能的にはさほど変化しておらず、現段階で改めてバージョンアップする必要もなかろうと判断している次第です。今後は、売れ行き状況や客先からの要望をみて、BasicIIバージョンの製品化を検討したいと考えています。

と、いうわけで現行製品の改良にめどがつきましたので、機能面を強化した次世代製品についての検討を開始いたしました。

ひとつのテーマは、複数のパーツの組合せを可能とするというものです。しかしながら、表形式でこれを行うことはさほど難しくはないのですが、CADソフトのように、グラフィック画面でパーツを配置して結線するというソフトとなりますと相当な開発工数が必要となります。

第二のテーマは、演算対象を浮動小数点数値に拡張しようというものす。こちらの問題は論理規模が大きくなるという点で、実用性を考えれば小さな論理で浮動小数点演算を実現することができるかどうかが問題となります。

これらにつきましては、まだ時間もありますことから、いろいろやって様子を見ようと考えております。

その他、FPGAに備わっている乗算器やRAMの利用がかねてよりの懸案だったのですが、これにつきましては一応のめどがつきました。

まず、乗算器はVerilogコード中に乗算演算を含めれば、コンパイラが自動的にハードウエア乗算器を割り当ててくれます。このテクニックはアルテラの技術資料に紹介されているものですが、ザイリンクスの資料にも同様の記述があり、一般的に可能な方法であるように思われます。

この技術資料にはRAM、ROMの利用方法も記述されています。レジスタファイルを記述すればRAMが割り当てられ、定数代入文のみを含むcase文を記述すればROMが割り当てられるというのですね。

なるほどこれは悪いやり方ではありません。と言いますのは、ハードウエアのRAMが利用できない場合にも、このように記述すればVerilogの処理系が目的とする動作を自動的に実現してくれるはずですから。

ちなみに、式中に除算(a / b)を記入すると自動的に除算論理が形成されます。ただしこの除算器は論理遅延が非常に大きく、余り実用的であるようには思われません。

と、いうわけで、業務の方は着々と前進中です。現在は、製品を出したばかりということもあり、ここは次の製品開発を急ぐというよりは、技術的な基礎固めをしっかりと行い、製品コンセプトの部分で間違いがないようにとり進めていきたいと考えています。

しばしは具体的な製品イメージがはっきりといたしませんが、これにつきましてはもう少し明確になりました段階で改めてご紹介することといたします。
posted by 管理人 at 13:31| Comment(0) | TrackBack(0) | 日記

2010年03月01日

2月のアクセス、その他

access1002.jpg2月のこのブログのアクセスは図のようになりました。

アクセスは、4日に急増しておりますが、これはその前日に日経BPのオンラインマガジン“TechOn”に当社の紹介記事が掲載されたためと考えられます。その他の日のアクセスも、例月に比べて多少増加しております。これも含めて、EDS Fair出展の効果であるといえるしょう。

今月の特記事項は、CodeSqueezer Basicの販売を開始したこと。新製品の発売開始というのは、遅れることもよくあるのですが、今回に関しては予定通りの2月中旬(13日)に新発売のアナウンスを行っております。まあこれは別に自慢することでもなく、あたり前のことではあるのですが、、、

製品に関してはこの先はメンテナンスをするだけです。メンテナンスのメインはバグ対策ですが、製品版発売に先行して発表しております評価版のバージョンアップを既に2回行っており、製品版発表後は安定しております。

まだ2週間ではありますが、製品版はかなり完成度の上がった状態で出せているのではなかろうかと考えております。

予定しておりました製品が完成ということになりましたので、次の開発テーマが問題となります。これに関しては、あまり詳しいお話もできないのですが、概ね次のような段取りで取り進める計画です。

まず、今回発表しました製品の次世代バージョンですが、実際にバージョンアップをするかしないかは別として、準備だけはしておこうと考えております。主な改良点は、GUIをより見やすいもの(見栄えの良いもの)に変更すること、パイプライン処理を除算以外にも拡大することなどです。

バージョンアップを行う予定も決まっていないにもかかわらず新バージョンを作成する理由は、第一に、この先制作する製品とのユーザーインターフェースを共通化しておく必要があろうかとの考えによるものであり、第二に、この先ユーザからの要望があった場合に短時間で対応できるようにしておくとの理由によるものです。

後者に関しましては、実際にはソフトウエアの開発は検証に時間がかかるのですが、今回の新バージョン開発では検証工程までを完全に行うことはしない計画であり、どこまで迅速な対応ができるかどうかは疑問です。しかし、この先のユーザからの要求がどんなものになるのかも判然としない段階であまり先走りをしても時間の無駄となりそうで、深追いは禁物であろうと考えております。

第二弾の製品につきましては、いくつかの考えがあり、未だどれを次の製品とするかは定まっておりません。

EDS Fairでの来訪者の関心が高かったテーマが浮動小数点処理であったことから、浮動小数点演算も扱える演算モジュール自動生成ソフトウエア、というのが第一の案です。これは、やってできないテーマではありません。しかし問題は、浮動小数点処理は論理規模が大きくなること、実際の信号処理の現場で浮動小数点処理がどれほど要求されるものか疑問であることなどから、このテーマには二の足を踏んでおります。

第二には、より大規模なモジュールの作成を可能とすること、理想を言えば、動作レベルモデリングの可能な製品とすることで、ソフトウエア自体には複数のパーツを接続してパーツ化する機能を設けておけば、パーツを拡充することでこのような製品も実現できるものと考えております。

ただしこの案も、すべてを含んだ製品を作ろうとすればかなり大がかりな仕事となるため、どのレベルまでを取込んだ製品とするかが難しいところです。

第三にはパーツの拡充で、演算処理以外に、フィルターなどのモジュールへと品ぞろえを拡大する方向です。これは以前からの私の専門分野であり、最も安易な方向であると言えるでしょう。

というわけで、先の計画に関してはまだ定まってはいないのですが、いずれを行うにせよ見栄えの良いユーザインターフェースは必要であるし、パイプライン処理も必要になるはずで、まずはこれらのための共通部品の準備という意味合いも込めて現行製品の改善をしていこう、というのが現在の計画です。


posted by 管理人 at 08:29| Comment(0) | TrackBack(0) | 日記

2010年02月01日

1月のアクセス、その他近況など

正月休みで少々低下しておりましたホームページのアクセスでしたが、休みが終わると徐々に増え、平日の訪問者数は以前と同様の100前後となっております。

大きな変化がありましたのは1月22日以降、ページビューが倍程度に急増しています。これは、当社の新製品ソフト“CodeSqueezer Basic”の評価版と関連資料を紹介ページにアップロードしたためと考えられます。なにぶん、紹介文書はページ数が多いですから、全部に目を通しますとトータルのページビューは非常に多くなってしまいます。

と、いうことは、、、あまりお客さんは増えていない、ということですね。

1月の特記事項は、弊社最初の製品となりますソフトウエア“CodeSqueezer Basic”が完成して評価版の公開を開始したこと、28日と29日の両日にパシフィコ横浜で開催されましたEDS Fair2010に出展したことです。

“CodeSqueezer Basic”の評価版につきましては紹介ページをご参照ください。

製品版は2月中旬発売の予定で、現在ガードキーによるプロテクト部分を作成しているところです。フル機能の評価版を無償公開していますし、製品版の定価が¥29,800と安価なことから、そうそう強力なプロテクトをかける必要もあまり感じておりません。しかし、「法は権利の上に眠る者を保護しない」といいますし、将来のこともありますので、ここはきっちりとしたプロテクトをかけておきたいところです。

製品版の発売までにはまだ2週間ほどありますので、その間にできるところまで強固なプロテクションを検討したいと思います。

EDS Fairは、「新興ベンダエリア」という安価な出展の道を選んだこともあり、ブースが少々奥の方で人通りが少ないという難点はありました。しかし、お客さんの数そのものはまずまず妥当なところで、反応も上々という印象を受けました。

こういうところでいろいろとお話をしますと、ユーザの求めているものがおぼろげに浮かび上がってまいります。これを大いに生かすべく、次の製品の計画を練り始めております。

とはいえ、当面最大の課題は製品を出すこと。これがどの程度市場に受け入れられるかが、さしあたりの問題ということになります。
posted by 管理人 at 11:59| Comment(0) | TrackBack(0) | 日記

2010年01月05日

12月のアクセス、その他

access12.jpg12月のアクセス結果は左の図のようになりました。12月中旬までは従来同様、平日の訪問者が100、ページビューで200ほどでしたが、下旬に入って多少アクセス数が低下しております。冬休みになったのでしょうか?

先月ご紹介したように、弊社は1月28〜29日にパシフィコ横浜で開催されます「EDS Fair 2010」に参加いたします。弊社のブース番号は114。「新興ベンダエリア」に小間を設置いたします。

現在その準備作業に忙殺され、このブログも少々遅れてしまいました。なにぶん、こういうことをいたしますとパネルや展示ケースを準備する必要がありますし、紹介資料も必要ですし、出品の大前提となります製品をきちんと仕上げなくてはなりません。

出品いたします製品は“CodeSqueezer Basic”というソフトで、簡単な操作で四則演算を行うモジュールの Verilog ソースコードを出力するというもの。なにぶんソースコードを出力するだけに、その出力されるソースコードが(ある程度は)美しくなくてはならず、そうするためのソフト改良時間が馬鹿にはなりません。

このソフトにつきましては、完成した段階で(おそらくは展示会直前に)弊社ホームページに評価版と解説文書をアップロードしようと考えております。

この評価版は、製品版と同一の機能を持つものですが、出力されるコードの利用は評価用等に限定され、商用利用は禁止しております。

最初は、商用利用禁止などと書きましても簡単に利用できてしまい、製品版が売れなくなるのではなかろうか、などという心配もしたのですが、このソフトが出力するコードの著作権を弊社が持つことから、この心配はさほどないのではなかろうか、と考えてフル機能評価版をアップロードすることといたしました。

実際問題、このソフトが出力するコードはソフト内部のテンプレートをユーザの指定するパラメータで変形したものであり、テンプレート自体の著作権を弊社が保有する以上、その権利は出力コードにも及び、その流通は弊社がコントロールできることとなります。

そして、有償の商用版につきましては、出力コードの自由な利用をソフトの購入者に認める一方、評価版の出力コードはその用途を限定する、というわけです。

弊社が著作権を有するコードを勝手に自社の製品に使ってしまうことも(物理的には)できるのですが、そうした行為は著作物を権利者に無断で複製販売する行為であり、いわゆる海賊版の販売に相当いたします。

海賊版の販売がばれてしまいますと、最悪の場合には製品を回収して廃棄処分することが要求されますし、最も緩い場合でも違法複製物を含む製品価格に対する一定割合の著作権使用料を支払う羽目になります。

このような背景がありますので、さほど高くもないソフトの対価をけちるにしては、ばれたときの損失は非常に大きく、普通の会社であればまずそうしたことは行わないであろう、と判断したわけです。

なお、評価版の利用目的として、ソフトの評価以外に、技術情報を公開して無許諾・無償で複製・配布を認める製品への利用も許諾することといたします。これは、フリーソフト社会への貢献を考えてのものでもありますし、違法コピーした人たちの技術をフリーな技術として公開する、懺悔の道も用意しておこうというものでもあります。これらはなんら弊社の利益にはつながりませんが、社会全体の技術レベル向上に多少なりとも役に立つはずです。

いずれにいたしましても、あまり時間が残っておりません。この記事も、少々とりとめのない文章となってしまいましたが、ここは大目に見ていただけるようお願いする次第です。
posted by 管理人 at 15:00| Comment(0) | TrackBack(0) | 日記

2009年12月01日

11月のアクセス、EDS Fairなどなど

11月のアクセス結果は図のようになりました。access11.jpg

ページビュー、訪問者数とも多少減り気味ではありますが、これまでの変動範囲内に収まっていると言えるでしょう。

今月の特記事項はEDS Fair 2010の出展が確定したことで、弊社紹介ページも既にWebでアクセス可能となっているようです。(ホームページからのリンクが張られていないのが謎ですが。)

製品であります“CodeSqueezer Basic”のほうは、現在仕上げの段階に入っており、1月末のEDS Fairへの出展と同時の発売開始を目指して鋭意作業を進めております。発売より少し早い段階で評価版をホームページにアップロードする計画ですので、こちらのご評価もよろしくお願いいたします。

Fairとなりますと、当然のことながらパネルや配布資料、デモソフトなども準備する必要があり、例によりまして忙しい日々が続きそうです。
posted by 管理人 at 13:48| Comment(0) | TrackBack(0) | 日記

2009年11月16日

CodeTaster修正版をアップロードしました

Verilogモジュールの検証環境“CodeTaster”の修正版(Ver 1.01)をアップロードしました。ホームページの新着情報からダウンロードできます。

現在、この環境を用いて数値演算モジュール作成ソフトウエア“CodeSqueezer”のデバッグ作業を進めております。CodeTasterの今回発見されたバグを修正した後はデバッグ作業自体順調に進んでおりますので、今回修正しましたCodeTasterは正常に機能するものと考えております。

CodeSqueezerは固定小数点数の四則演算モジュールを簡単な操作で自動的に作成するソフトウエアで、ホームページにおきました“Verilog HDL CodeBook”を自動化したようなソフトウエアです。

ソフト本体のコーディングはほぼ完了し、これまでのところで検証作業を半分程度完了しています。スケジュールは全体に遅れ気味ですが、1月下旬のEDS Fairで発表できるよう、急ピッチで作業を進めているところです。

出展に先立ち評価版をアップロードする計画ですので、よろしくご検討ください。
posted by 管理人 at 17:11| Comment(0) | TrackBack(0) | 日記

2009年11月10日

CodeTasterのバグ、その2

たびたびご迷惑をおかけいたしますが、CodeTasterにもう一つバグが判明しましたのでご報告します。

バグの内容:テスト対象モジュールに 1 bit 幅の出力ポートがある場合、テストベンチCodeTaster.vが正しく生成されない。

対処方法:出力されたCodeTaster.vの以下の箇所を修正した後にコンパイルする。

// ============================
// test module definition start
    wire [4:0] _in_0 = module_in[4:0];
    wire [3:0] _out_0;
    assign module_out[3:0] = _out_0;
    wire _out_1;
    assign module_out[4] = _out_1;
//       ~~~~~~~~~~~       "wd_ram"を"module_out"に書き換える
    conv5s4c conv5s4c (.in(_in_0),.out(_out_0),.overflow(_out_1));
// test module definition end
// ==========================

ホームページにアップロードしておりますCodeTasterにつきましても早急に修正したいと考えておりますが、他にもバグが残っている可能性があり、多少のテストを先行して実施いたします。

ご迷惑をおかけいたしますが、今少しお待ちいただきますよう、よろしくお願いいたします。
posted by 管理人 at 18:12| Comment(0) | TrackBack(0) | 日記

CodeTasterのバグについて

HPにアップしてありますCodeTasterにバグがありました。問題個所は以下の通りです。
展開後のファイルをエディタで修正することで、ユーザサイドでも対処可能です。

ファイル:template_2.ct
修正個所:以下のコメント部分。

2'h2: begin // write ram
 if(gotten & ~ack_getc & ready_putc & ~req_putc & ~ack_putc) begin
  ack_getc <= 1'b1;
  char_putc <= "0" + {7'h0, count_in};
  req_putc <= 1'b1;
  wd_ram <= {char_getc, wd_ram[15:8]};
//       ~~~~~~~~~~~~~~~~~~~~~~~~~ シフトインを左からに変更
  count_in <= ~count_in;
  if(count_in) begin
  w_ram <= 1'b1;
  state <= 2'h0;
  end
 end
 else begin
  if(~gotten) ack_getc <= 1'b0;
  if(ack_putc) req_putc <= 1'b0;
 end
end

上記修正を施したパッケージを近く改めてアップロードいたします。
posted by 管理人 at 10:08| Comment(0) | TrackBack(0) | 日記

2009年11月03日

10月度の進捗状況

access10.gif10月度のアクセス結果は図のようになりました。平日のページビューは200前後、訪問者数は100人前後で、ほぼこれまでと変わりません。

今月の特記事項は、来年1月末に開催されるEDS Fair 2010への出展申し込みをしたこと。これの「新興ベンダーエリア」に出させていただくことといたしました。12月に入りますと展示会の出展社を紹介するホームページも公開されるはずで、11月にはこのための準備もしなければなりません。

展示会では、当然のことながら製品をご紹介して、大いに宣伝することになります。その製品“CodeSqueezer Basic”の準備も、遅れ気味ではありますが、着々と整ってまいりました。

この製品、当初の予定ではオンラインバージョンを事前に公開する予定でしたが、評価ソフトの開発に予定外の時間を取られたため、当面はオフラインバージョン1本でとり進めることといたしました。こちらは、本体のコードはほぼ完成し、あとは検証とコピープロテクトをしっかりと行うだけです。

オフライン版のコピープロテクトはセンチネルのドングルで行います。このドングルは、かなり値の張る品物で、現在考えておりますオフライン版の定価29,800を考えれば少々贅沢すぎるものではあります。しかし、製品である以上は外見も大事であり、この先のシリーズ化(より値の張る高機能製品への展開)との整合性を考えれば、ここは少々原価が高くなってしまうこともやむを得ないのではなかろうかと考えております。

と、いうわけで、当面は製品を完全な姿にすることに注力いたします。その他、展示会の準備は来年になってからと考えていたのですが、主催者のウェブに掲載する資料は早期に必要であるようで、11月はこのためにも時間がかなり取られてしまいそうです。

しばらくは、忙しい日々が続きそうです。


posted by 管理人 at 11:25| Comment(0) | TrackBack(0) | 日記

2009年10月01日

9月のアクセス記録、ならびに近況

9月のアクセス記録は下図のようになりました。

access09.jpgホームページの改定をあまり行っていないためか、9月のアクセスは低下気味で、平日の訪問者数は60前後、ページビューは130前後まで低下しております。

特記事項として、9/27に、モジュール検査環境であります“CodeTaster”をアップロードいたしました。解説文書もアップロードいたしましたので、ご興味のある方はご一読ください。

このアップロード後に、アクセスは急増しております。ただ、これまでのところアクセスされているのは解説文書が大部分で、本体のダウンロードはこちらで確認できる限り6件にとどまっております。このソフトは、特定の環境への依存度を極力排したのですが、これが災いして、簡単に使用するには少々ハードルの高いソフトとなってしまったことも確かでしょう。

まあ、私の力や時間的制約もその要因ではあるのですが、、、

CodeTasterにつきましては、自動的に作成されるFPGA側のコードは現状でも自由に読むことができ、これを改造することも可能です。著作権上の扱いとして、CodeTasterで使用する範囲内、つまりはモジュールのテスト・評価に使用する限りでは、自由な使用と改変を認めることといたしました。

ただし、これに含まれますモジュールにつきましては、将来弊社製品に含めて販売する可能性もありますことから、その著作権は留保することとし、これを勝手にコピーして販売したり他の製品に利用したりすることはお断りしております。(発売予定の製品をご購入いただくことでユーザの製品の一部として利用することができるよう計画しております。その製品につきましては少々お待ちください。)

問題はPC側のソフトですが、当初はソースを含めて公開する考えもあったのですが、Visual Studioの環境に強く依存することと、時間の関係もあってあまりきれいなコードが書けなかったこともあり、現時点では公開を躊躇しています。

CodeTasterのPC側ソフトに関してましは、いくつかの可能性を現在健闘中です。以下、私案を列挙いたします。これ以外にもアイデアやご提案がありましたらご連絡ください。

・汚いソースであることを承知の上で公開してしまう。*.cppと*.hを公開すれば、ユーザサイドでの改良もできそうです。
・他のソフト会社に製品化を委ねる。この場合はソースは非公開で製品版を有償販売することになります。

原理的には、わたしがCodeTasterをより完成されたものに仕上げるという道もないではないのですが、当面は本来の製品であります「信号処理用各種演算モジュールの自動生成ソフト」の開発に注力する計画で、こちらのスケジュールが遅れ気味であることからCodeTasterにはそうそう時間が割けないという事情があります。

さらには、公開するにせよ製品化するにせよ、これらはユーザの要望があってはじめて意味のある話なのであって、あまり世に受け入れられないものであるならこのままそっとしておく選択肢が現実的でもあります。

と、いうわけで、CodeTasterに関しましては、当分は様子をみることといたします。ご要望その他がありましたら、cs@signal-process-logic.comあてのメール、またはこのブログのコメントの形で、どしどしお寄せください。
posted by 管理人 at 10:41| Comment(0) | TrackBack(0) | 日記

2009年09月27日

CodeTasterをアップロードしました

Verilog HDLで記述されたモジュールを実機上でテストするためのソフトウエア、“CodeTaster”をアップロードしました。

このソフトは、適当な供試モジュールを指定することにより、これを含んだテストベンチのVerilogソースコードを自動的に作成します。

このテストベンチを、Qualtus II等の適当なコンパイラを用いてコンパイルしてFPGAに書き込むことでテストが実施されます。

テストは“.csv”形式で記述されたテストベクターを読み込んでFPGAにシリアル転送し、次いでテストベクターを供試モジュールに与えて出力をRAMに記録すること、最後にRAM内容をPCに送信してテストベクターとともに.csvファイルに記録することによって実行されます。

通信時間がかかりすぎないようにするため、テストベクターの幅は16 bit、ベクター数は1024としています(これ以下も可)。まずは、Verilog HDL Code Bookに掲載したサンプルコードのテストをしてみてください。

ご質問やバグ報告はこのブログでも受け付けますが、最近spamが多く、読みづらくなっております。できましたらcs@signal-process-logic.comあてにメールでご連絡ください。ご質問等には直接お答えするほか、適宜まとめてFAQの形で公開しようと考えております。公開されては困る場合には、メール内にその旨をお書きください。

CodeTasterは無償提供する試験環境であり、新社の営業には全く寄与いたしません。新社の製品開発は、CodeTaster開発のためしばらくの間中断しておりましたが、来週より再開することといたします。こちらに関しましても鋭意開発を進めますのでご期待ください。

なお、CodeTasterは“Tester”ではなく“Taster”であることにご注意ください。多少肩の力を抜いて、コードをテストするのではなくコードを味わいましょうというのが、このネーミングに込められた私の思いです。まあ、コードが間違っていたらダメであることは厳然たる事実ではあるのですが、、、
posted by 管理人 at 18:27| Comment(0) | TrackBack(0) | 日記

2009年09月02日

8月のアクセス、その他

8月のアクセス数は下図のようになりました。
access08.gif

アクセス数は、夏休みと思われる10日の週に減少していものの、その他のウィークデーではページビューが200前後、訪問者数が100前後で安定しております。

新社は実働を開始して1カ月経過しましたが、この間の進捗状況につき簡単に述べておきます。

まず、Verilog HDL CodeBookに記載いたしました四則演算、平方根、エンコード、デコード等を行うモジュールを自動生成するソフトの開発は順調に進んでおり、このままのペースでいけば9月末にすべての機能を実現するソフトウエアが完成する見込みです。

問題は、生成したコードの正しさを評価する部分で、当初の予定ではCycloneIII評価キットを用いた検証システムを作成して、これを用いて検証する計画だったのですが、この計画が大幅に遅れております。

CycloneIIIスターターキットにつきましては予定通り入手したのですが、このボードとPCのインターフェースが簡単にはできないことが明らかになりました。そこで、シリアルポートを持つドーターカードを用いてシリアル通信を行うよう計画変更したのですが、このドーターカードの納期が1カ月ということで、10月初めの作業開始となりそうです。このため、多少の計画変更を余儀なくされております。

まず、当初は一通りのソフトが完成した時点で評価版を公開する計画を立てていたのですが、いくら評価版といえども検証が済んでいないソフトを公開することは憚られます。そこで、ドーターボードを入手し次第検証ソフトを作成して検証し、これが完了した時点で公開することといたします。この時点で、評価ソフトも同時に公開できるものと考えております。

オンラインバージョンでの販売につきましては、時間的に可能であれば行いたいと考えているのですが、時間的余裕がない場合はオフラインバージョンを優先してとり進めます。ドングルでプロテクトするオフラインバージョンは来年1月の展示会でご紹介する計画となっており、こちらの期日が動かせないことからオフラインバージョンを優先せざるをえません。

と、いうわけで、必ずしも順調とは言い難い部分もあるのですが、計画は着々と進行中です。製品および評価ソフトにつきましては今しばらくお待ちいただきますよう、よろしくお願いいたします。
posted by 管理人 at 15:38| Comment(0) | TrackBack(0) | 日記

2009年08月17日

8月前半のアクセス結果、その他

新社ホームページへの8月前半のアクセス数は下図のようになりました。access8A.gif

これまでは、平日のアクセスがページビューで200前後、訪問者数(Visit)で100前後だったのですが、今月に入って半分近くにまで減少しています。

この原因は、夏休みのためとも考えられますが、Code Bookのページを手直ししていないために、読者に飽きられたのかもしれません。また、サーチエンジンの表示は頻繁に訂正されているページを優先している様子で、Code Bookの表示順位はかなり下がってしまいました。

サーチエンジンで上位に表示させるためには、実質的な変更がない場合にも、頻繁にページの内容を手直しすれば良いのかもしれません。しかし、これはいうなれば検索ロボットを騙す行為であり、あまり勧められたものでもないように思います。

現在は、新しい内容を追加すべく現在鋭意検討中です。具体的には、次の二つのソフトの開発を鋭意取り進めております。

1.信号処理のための演算モジュールを自動で生成するソフトの作成
2.Cyclone III 評価キットを用いたコード検証ツールの作成

1につきましては、この先新社の商売にする予定ですので、ご自由にどうぞというわけにもまいりません。現在計画しているのは、非営利的利用に制限した評価バージョンをダウンロード可能とすることで、この先バグが枯れてソフトが安定した段階で商用バージョンもダウンロード可能とする計画です。

一方2につきましては、ユーザサイドの環境でモジュールのテストを行うためのソフトで、開発中のソフトはCyclone IIIを対象としておりますが、ユーザサイドの環境に合わせてモディファイする必要があります。

そこで今回作成する評価環境はソースコードを含めて公開し、ユーザが自らの環境に合わせて容易にモディファイできるようにしたいと考えております。

いずれにいたしましても、これら双方ともさほど簡単なソフトではなく、ご紹介できるまでにはまだ少々の時間がかかりそうです。いずれβバージョンができたところでホームページで公開いたしますので、ご期待ください。
posted by 管理人 at 13:50| Comment(0) | TrackBack(0) | 日記

2009年08月07日

EDA業界の歴史はM&Aと

CQ出版社が運営しております半導体ネットに「半導体設計の変革の歴史,EDAにみる設計技術のイノベーション」と題する興味深い記事が前編後編の2回にわたって掲載されております。

内容につきましては上のリンクをクリックして読んでいただくのが手っ取り早いのですが、「EDA業界では従業員一人のアイデアでは,その分野の「市場のすべて」を確保可能であり,能力の高い技術者がEDAベンダにとって重要な資産となりました.こういった状況下で大手EDAベンダは,手っ取り早くベンチャ企業を買収し,「イノベーション」,「新商品」,「新技術」,「人財」を補完してきました」というのはすごいことですね。

つまりは、優れたアイデアがあれば、EDA市場の特定の分野を独占することが可能であるということで、これまでのEDA業界は、これを実現したベンチャー企業を買収することで発展してきたというわけです。

ちなみにシノプシスは12社を$6億で買収したということから、買収金額の平均は日本円にして50億円程度といったところでしょう。これが高いか安いかは判断の分かれるところですね。

ともあれ、そういう状況(特定の分野で独占的な強みを発揮して買収をオファーされるような状況)にまでたどり着くことが新社の目標ということにはなるのでしょう。
posted by 管理人 at 06:58| Comment(0) | TrackBack(0) | 日記

2009年08月05日

結局C言語は、、、

以前のブログで、開発期間を短縮するためにはボーランドC++ビルダがよいのだが、という記事を書きましたが、VisualC++を少々いじった結果、これでも十分使えそうだとの結論になりました。

ただし、.NET Frameworkという、マイクロソフトの提供する環境下でのソフト開発ということになり、移植性は損なわれてしまいます。

しかし、この.NET Frameworkは、Win32APIの後継的位置づけにあり、当初予定していたWin32APIを使用するのとは50歩100歩という感じもいたします。

さて、私の場合、ビジネス用途ということもありましてVisual Studio 2008 Standard Editionを購入いたしました。このバージョンは、3万円少々と非常に安いのですが、無料のExpress Editionに対して、アイコンの編集とインストーラへの対応が追加されており、製品を開発するうえでは好都合です。

.NET FrameworkのランタイムがないPCでインストーラを使用しますと、マイクロソフトのサイトからダウンロードするウィンドウが自動的に開きます。ダウンロードは無償ですが、少々時間がかかるのが難点です。

将来、ソフトをCD-ROMで配布するような場合は、.NET FrameworkもCD-ROMに同梱できるようにできるとよいのですが、さて、マイクロソフトはこのようなことを許しているのでしょうか。

いずれにいたしましても、.NET Frameworkの機能を使うということで割り切りますと、元々Visual Studioがこれを意識して作られているだけに、ソフトウエアはかなり簡単に作成することができます。

ここは、日経BPソフトプレスから出ている「一目でわかるVisual C++ 2008 アプリケーション開発入門」と、同じところの「文法からはじめるプログラミング言語 Visual C++入門」、そしてASCIIの「サンプルコードで使い方がわかる .NET Framework実践ライブラリリファレンス」の3冊を熟読してソフトの開発を始めることといたします。

いずれ完成いたしましたら、まずは無償評価版をウェブページにアップロードいたしますので、それまでの間お待ちいただきますよう、お願いいたします(9月中には公開できるようにしたいと考えております)。
posted by 管理人 at 11:16| Comment(0) | TrackBack(0) | 日記

2009年08月01日

7月のアクセスまとめ

access07.gif7月度のアクセス数は図のようになりました。アクセスは平日に多く、平日の1日当たりのアクセス数は、ページビューで200前後、ビジターが100人弱となっております。

その他の近況といたしまして、事務所の準備を終え、名刺などの印刷も完了いたしました。あとは、いくつかの備品の納入を待つばかりとなっております。

シグナル・プロセス・ロジックの当面の課題はソフトウエアの作成で、これに関する詳細はご報告を控えさせていただきますが、目標といたしましては、9月末までに評価版のベータバージョンを、10月末までに製品版(オンライン版)を完成させたいと考えております。

内容につきましては、ソフトウエアの目途が立ちました段階でご紹介いたしますので、しばらくお待ちください。
posted by 管理人 at 18:42| Comment(0) | TrackBack(0) | 日記

2009年07月26日

Cadenceの新社長インタビューがEDA Onlineに

EDAツール業界の大手でありますケイデンス・デザイン・システムズ社の新社長にこの1月に就任したLip-Bu Tan氏へのインタビューが日経BP社のウェブ・マガジン“EDA Online”に掲載されております。

ケイデンスはこのところ売り上げを急低下させて、大規模なリストラに踏み切ったというニュースも流れておりました。

このインタビューでは、業績急落の反省と、今後の建て直し策を中心に語られております。

まず、業績が急激に悪化した理由は、インテル出身の前社長がインテルの経験に基づき新製品を多数立ち上げたのですが、インテル以外の会社はそれほどお金がなく、売り上げにつながらなかったことが一つの問題だったと、タン氏は述べます。

もちろん、時期がたまたま半導体不況に重なったことが大きいのではないかとわたしなどは思ってしまいますが、米国の経営者は前任者に厳しいですね。

ケイデンスが狙うのはSoC(システム・オン・チップ)の分野、中でも(アナログとデジタルが混在する)ミックスド・シグナルの分野であり、最近大きな問題となっている「検証」に注力したいとしております。

シグナル・プロセス・ロジックはFPGA向けのIPに注力する計画なのですが、さしあたりケイデンスの方向はこれとはまったく異なる様子です。

もっともIP分野では、昨年買収した「ChipEstimate.com」社を通して検証済みのIPを供給するとしておりますが、このIPもシリコンに直接回路を形成するためのIPである様子で、FPGA向けとは異なるものと思われます。

ケイデンス社がFPGAにフォーカスしない理由は、FPGA向けにはシノプシスとメンターという強力な2社が存在するため、自社の得意分野であるシリコン向けのEDAツールに注力したものと思われ、それなりに整合性が取れた戦略ではあります。

なお、シリコン向け専業にはマグマというEDAメーカがありますが、こちらは業界4位と、ケイデンスよりはかなり規模の小さい会社です。
posted by 管理人 at 18:28| Comment(0) | TrackBack(0) | 日記

2009年07月25日

このブログの今後について

このブログは、これまでSPLJ業務日誌と題して新社シグナル・プロセス・ロジック株式会社を立ち上げるまでのいきさつをご紹介してまいりました。

振り返りますと、4月末にさくらのレンタルサーバを契約し、URL“signal-process-logic.com”を申請、5月にはホームページを作成してページビューを稼いでまいりました。

6月にはいよいよ法人登記を行い、7月には税務署、社会保険事務所の手続きを終え、本社事務所も整備して、いよいよ営業を開始する直前までまいりました。

この間、会社立ち上げのためのおおよその計画を立案し、予算も立ててまいりました。ここでご紹介してまいりましたように、いよいよ8月に入りますと8/8の営業開始ということで、製品の開発に入ります。

これまでの業務が、主に官公庁相手の定まった手続きであったのに対し、今後の業務の中心は製品の内容、ソフトウエアのアルゴリズム開発が中心ということになります。

当然のことながら、シグナル・プロセス・ロジック株式会社は営利企業として活動していくわけで、製品開発の詳細をここでご紹介するわけにもまいりません。

更には、いろいろな取引先との折衝も今後発生するはずなのですが、これを全部公開してしまっては先方にも迷惑がかかってしまうかもしれません。

と、いうわけでこの先は、公開できるトピックスが発生した場合にのみこのブログを書くことにし、日々の業務のご紹介は停止することといたします。

ブログの題名も、本来であれば「シグナル・プロセス・ロジック株式会社 社長日記」等とすべきところですが、これはどうしましょうか。少々面映い感じがいたしまして、素直に切り替える気にもならないのですが、、、

ともあれ、これまでにこのブログでご紹介した、新社設立に向けての試行錯誤の過程は、現在ソフトウエア産業に従事する方がこの先独立を考える際にも、おそらく参考になるのではないかと思います。

今回の場合に必要だったのは、小さな事務所と資本金300万円、それに設立費用24万円と、事業が軌道に乗るまでの生活費です。このくらいであれば、腕に覚えのあるプログラマーなら何とかなるのではないかと思います。

もちろん、事業を起こす以上ウリになるものがなければなりません。しかし、日々の業務を真剣にしておれば、解決すべき課題やあってほしいツールなどがいくつも出てくると思います。これが現在の職場の中で実現できないのであれば、自らがこれを事業化するというオプションがあるわけです。

わが国の産業は、既存分野で新興国の追い上げを受ける一方で、より知的集約の進んだ新しい産業が芽生えてこないことが大きな問題です。通信やソフトウエア関連の新しい産業は、その大部分が米国発であることが大問題であるといえるでしょう。

これを解決するためには、きらりと輝く何かをもつ人々が新しいビジネスを開始するしかありません。優れた何かを持っている技術者、プログラマーが新しい会社を興していくことは、わが国の未来のためにも必要なことではないでしょうか。

まあ、そこまで大きなことをいってもしかたがないのかもしれませんが、このブログがそうした方々のために何らかのお役に立てれば幸いである、と考えております次第です。
posted by 管理人 at 18:23| Comment(0) | TrackBack(0) | 日記

2009年07月24日

EDAに関する情報源の追加は「半導体ネット」です

EDA(エレクトロニック・デザイン・オートメーション)すなわち半導体を設計を自動化するソフトウエアの業界・技術動向に化する日本語情報源として、以前二つをご紹介いたしました。

一つはEDA Onlineでして、日経BP社が主催するオンラインマガジン Tech-On の EDA 版です。こちらは業界動向を伝えるニュースが充実しております。

もう一つは専業のEDA Expressでして、こちらはEDA関連企業からの発表が中心となっております。

本日ご紹介いたしますのはCQ出版社のウェブマガジン半導体ネットです。こちらは技術的なまとまった資料が充実しております。

本日は半導体ネットからいくつかの記事をご紹介いたしましょう。

まずお奨めなのが「初めてでも使えるVerilog HDL文法ガイド――記述スタイル編」でして、Verilog-2001の文法が詳しく記述されております。(文法は「文法ガイド編」にきちんと紹介されているのですが、こちらよりも「記述スタイル編」のほうがわかりやすいと思います。)

ちょっとおもしろいのが「拝啓 半導体エンジニアさま(2) ――「ベンチャ」にはつらい日本国の事情」でして、日本でベンチャを起こすことはなかなか難しいと書いてあります。

まあ、わたしなども似たようなことをしているだけに、この内容は気になります。でも、よく読んでみますと、我がシグナル・プロセス・ロジック株式会社にはあまり当てはまりません。

まず、半導体チップを起こすために多額の資金が必要であることが新興ベンチャのネックになるというのですが、われわれが狙っているのはIPの部分でして、資金はほとんどかかりません。

この記事では、IP商売ではライセンスフィーが思ったように入らないことを嘆いているのですが、われわれは低価格戦略を狙っておりますので、ライセンスフィーがそうそう入らないことは最初から計画のうちです。

この記事の「ベンチャ」は、少々欲張りに過ぎるような感じがするのはわたしだけでしょうか?
posted by 管理人 at 18:25| Comment(0) | TrackBack(0) | 日記

2009年07月23日

小物(続)およびSimulinkについて

昨日、事務所に置く小物について述べましたが、これに関しまして少々補足しておきます。

まず第一に、ホワイトボードの幅は120cmで充分です。双方の現物をチェックしたのですが、幅180cmのホワイトボードというのは20人以上入るような会議室に設置するもので、数名の打ち合わせであれば120cmがちょうど良い大きさのようです。

第二に、EDSFairの新興ベンダエリアのブースはこの図のような形をしており、液晶プロジェクタを置くスペースがありません。

最初は、前面の受付テーブルにおいて、背面の壁にスクリーンを設置すればよいかと考えていたのですが、これではブースの中にお客さんが入ると影ができてしまいます。

結局のところ、このブースでデモ画像を流すといたしますと、後ろの台の端に液晶ディスプレーを置いて、これにデモ画像を表示させるしか手がなさそうです。

その他、本日はSimulinkについていろいろと調べておりました。

SimulinkはMATLAB上で動作するCADソフトで、システム(制御系など)を構成する要素をグラフィカルに接続してそれぞれの要素の内容を定義することで、この動作をシミュレートしたり、システムを記述するCのソースコードやHDLのソースコードを出力するというものです。

この機能のうち、HDLソースコードを出力するという機能は、シグナル・プロセス・ロジックの次世代製品として計画しているCADバージョンと重なっております。

と、いうことは、次世代製品を企画するにあたってはSimulinkとの差別化をきちんと考えておかなければなりません。

計画中の製品の機能詳細につきましては、あまり詳しく述べるわけにもいかないのですが、以下の点で差別化できるのではなかろうか、と現時点では考えております。

まず、Simulinkが機能豊富である代わりに高価であるのに対し、こちらの次世代製品はHDLのコード出力に機能を限定する代わりに安価であるという点をアピールできるでしょう。MATLABも不要ですので、トータルすれば相当に安価にシステムを構成できます。

第二の相違点は、Simulinkが信号の伝達にフォーカスしたものであるのに対して、こちらで計画しているものはデジタル演算にフォーカスしているという違いがあります。

おそらくは、制御系や通信などの信号処理が中心となるアプリケーションを設計する場合は、Simulinkが(コストを別として)最適であると思いますが、たとえば医療用等の画像データ処理のように演算部分の比重が高い用途には、Simulinkよりも当社次世代製品の方が使いやすいはずである、とわたしは考えております。

演算主体の処理に対してCAD入力からどのようにHDLコードを生成するかという点につきましては、現時点で詳細を明らかにすることは控えておきますが、かなり複雑な信号の取り扱いに対応する必要があることだけは確かです。

問題はデバッグなのですが、Simulinkはフローチャートの時点でシミュレーションする機能があるのに対し、こちらのソフトはCAD段階でのシミュレーション機能を準備することはかなり難しいように思われます。(不可能ではないのですが、ローコストという特性が損なわれてしまいます。)

しかし、SimulinkからHDLコードに落とす過程にも、浮動小数点数の固定小数点化などの変形がなされており、Simulinkでシミュレーションしただけではコードが正しく動作することは保障されないはずです。

結局のところ最終的な検証のためには、生成されたコードをFPGAに組み込み、テストデータを与えての動作確認が必要になるものと思われます。

FPGAに実際のコードを組み込んで行うテストは、PCによるシミュレーションよりもかなり高速に行うことができます。従いまして、PCレベルでのシミュレーションよりも、FPGAレベルでのテストを中心に考え、このための環境を準備するのがよいのではなかろうか、というのがわたしの基本的な考え方です。

このようなテスト環境はどのようなモジュールのテストのためにも必要であり、これにつきましては早い段階で準備しておきたいと考えております。

この際には、特定の評価ボードに対する検証環境のソースコードを公開して、任意の評価ボードの検証環境をユーザサイドで構築できるようにするのが良さそうです。なにぶん、ユーザサイドのFPGA環境がどのようなものであるか、われわれは知ることができませんので。

というようなことを本日は考えていたのですが、シグナル・プロセス・ロジックがCADベースの開発ソフトを供給できるのはまだ相当に先の話(1年後?)であり、いまから心配するのも少々気が早すぎるといわれそうな感じもいたしました次第です。
posted by 管理人 at 20:19| Comment(0) | TrackBack(0) | 日記

2009年07月22日

事務所に設置する小物に関して

シグナル・プロセス・ロジック株式会社の本社事務所の準備は着々と整っているのですが、事務所におきます備品に関してはまだまだといったところです。

現在設置されておりますのが、書棚とデスクと工具用と考えております小さな引き出しの付いたサイド机だけでして、今後、実験台用の横長の机と客用の二人掛けのソファと小さな丸いテーブルを持ち込む計画となっております。

本日はその他の備品につきましても、つらつらと考えておりました。

まずは、事務所とくればホワイトボードが必須でして、軽量のホワイトボードを壁に直付けすることで省スペースを図りたいと考えております。

ホワイトボードは、高さは90cmで決まりでしょうが、幅を1.2mにするか1.8mにするかが考えどころです。いずれにいたしましても、価格は1〜2万円と、たいした額ではありません。

もう一つは展示会との絡みで、液晶プロジェクタとスクリーンがほしいところです。

液晶プロジェクタがありますと、展示会場で適当なデモを流し続ければ、客の入りもよいはずですし、説明の手間も省けます。展示会後は、これを事務所に設置すれば、来客へのプレゼンも容易となります。

スクリーンは、ホワイトボードや壁に模造紙を貼ったものでも代用できるのですが、展示会に使うことを考えますと、液晶プロジェクタ用の反射率の高いスクリーンがほしいところです。

しかし液晶プロジェクタは少々高く、展示会場でも使用できそうな3000lmの解像度XGAのものと60インチのスクリーンを合わせますと比較的安価なエプソンのものでも20万円ほどとなりそうです。

これにつきましては、展示会の開催されます来年1月の直前までに、かなりの売り上げがあった場合に購入することにしたいと思います。

売り上げがあまりない場合は、現在使用しておりますパソコンを展示会場に運び、台上にディスプレーを置いてデモ画像を流すことも可能です。あまり迫力はなさそうですが、先立つものがないならばいたし方ありません。

事務所に液晶ディスプレーを置いた場合の嬉しいことは、この事務所が自宅の一室であるという点でして、夜はホームシアターに変身することもできないではない、という点です。

まあ、そういう背景もありますので、ここは1月までに大いに売り上げを伸ばし、解像度の高いプロジェクタと大判のスクリーンが買えるようにがんばりたいと思います。

もう一つ購入したいのがレーザプリンタでして、A4のモノクロなら非常に安価なものが出ております。たとえばこれなど。これと、インクジェットの複合機を準備しておけば、たいていの用途はまかなえそうです。こちらは合わせて5万円少々と、液晶プロジェクタほどではありません。

とはいえこれも、ある程度売り上げが立った段階で考えることといたしますが、できれば展示会前に購入して、配布文書の印刷コストを節約したいところではあります。

と、いうわけで、狭いながらもこの事務所には、いろいろと置きたいものがあるのですが、なにぶん先立つものが必要でして、置けるかどうかは売り上げ次第ということになります。

結局のところ、大いに売れそうなソフトの製作に、当面は全力で取り組むしかありません。
posted by 管理人 at 20:11| Comment(0) | TrackBack(0) | 日記

2009年07月21日

そろそろ予算の見直しも

シグナル・プロセス・ロジックは、昨日までに事務所作りを完了、今朝方大量のごみを出しましたが、どうやら市が持って行ってくれた様子です。

基本的には、業務上のごみは会社側の負担で処理しなければならないのですが、今回は私的スペースを整理することで発生したごみですから、この処理を市に委ねても問題はないはずです。

基本的な考え方といたしまして、スペースを作るところまでは個人的な問題であり、このスペースをシグナル・プロセス・ロジックが賃貸するという形をとっており、賃貸契約書も作成してあります。

このあたりはどうでもよいような問題ではあるのですが、家賃という形でお金を移動する以上、根拠となる書類を残しておかなければなりません。

先日、鳩山事務所が家賃ゼロであったなどということが問題視されていましたが、貸す側と借りる側の責任者が同じ人間であったとしても、事務所なり会社という組織と個人間の財貨サービスのやり取りですから、きちんとした形にしておかないと後々税金その他の問題が起こりかねません。

まあ、こういうちっぽけな会社が少々ルーズな処理を行っていたところで、そうそう問題になるとも思えませんが、たいした手間もかかりませんから、ここはきちんとやっておくことといたしましょう。

その他、本日は名刺作成について印刷屋さんと電話で打ち合わせをしておきました。こちらはサンプルを見て注文すればよいだけの話です。

さて、今月もあと10日で終わり、いよいよ来月から本格営業となるのですが、このあたりでこれまでの経費とおおよその予算をまとめておきましょう。

まず、会社として使いました費用はおよそ以下のとおりです。

パソコンとビジュアルCのソフトが15万円(現物出資)、印鑑と看板で11万円、弥生会計とアクロバットで7万円の合計33万円が出費済みです。

エアコン9万円とカーペット5万円は会社負担とするか大家側の負担とするかが難しいところですが、現在は大家側の負担とする方向で考えております。

この先お金が出て行く予定といたしまして、目先1月以内では、来客用ソファなどの事務所の整備におよそ10万円、CycloneIII評価キットが3.5万円、名刺などが0.5万円となります。これで14万円、累計47万円となります。

また、毎月出て行く費用が報酬10万円、家賃5万円、保険料とレンタルサーバー代など5万円の20万円で、来年6月末の期末までの11ヶ月で220万円となります。ここまでの累計で267万円です。

現在計画している大きなイベントとして、来年1月のEDSFairへの参加があります。これに関わる費用として、参加料の21万円、CD-ROMが10万円、ドングルのサンプルとパネルなどで10万円の合計41万円と見込まれます。これで308万円となります。

資本金は300万円ですので、以上の経費をすべて資本金でまかないますとキャッシュフローがマイナスとなります。従いまして、最低10万円程度の初年度売り上げが必要ということとなります。

現在見込んでおります初年度の収入として、ソフトの売り上げを単価2万円×100本の200万円と見込んでおり、目論見どおりにまいりますと次年度に192万円のキャッシュが残ることとなります。

まあ、その他の経費がゼロということもありそうではない一方、ある程度わたしの時間に余裕ができた段階で開発受託なども積極的に行うことでキャッシュの入りはもう少しあろうかと期待しております。

これがうまくまいりますと初年度の出費を300万円強に押さえる一方で、同程度以上の収入を確保できれば、初年度の決算はとんとんないし多少の利益も出せるのではなかろうか、と踏んでおります。

実のところ出費308万といいましても、そのうちの165万円は家賃と報酬で、結局自分自身に戻ってくるお金です。従いまして、会社の決算がトントンであったところで、個人的には多少の実入りがあるわけで悪い話ではありません。

当初の計画では、初年度は支出300万円の収入200万円という超概算で、100万円程度の赤字は良しとしておりました。言葉を反せば、これまでのところは概ね計画通りの展開である、ということもできるでしょう。

当初の計画から追加になっておりますのがEDSFairへの参加でして、このための費用41万円が支出増となります。当初の計画では、CycloneIII評価キットを17万円ほど、印鑑と看板を15万円ほど過大に見積もっており、これを正すことで32万円ほど支出が減少いたします。この差は9万円ありますが、現在の支出見込みが308万円と、当初計画より8万円の増加となっていることに対応しています。

結局、立ち上げ費用の減額分でEDSFairへの出展がほぼまかなえる形になっておりまして、これは悪い話ではありません。なにぶんFairに出展いたしますと、販売数量の立ち上がりもそれだけ早まることが期待できるわけで、手持ちの資源を攻めに転用した形となるのですね。

もちろんこの前提といたしまして、1月下旬のFairまでには販売できるソフトを準備することが必須であり、最も効果的なCD-ROM配布という形をとるのであれば、CD-ROMの納期も考えますと、12月初旬には最終版が完成している必要があります。

オンラインとオフラインの二通りのプロテクト部分に10月と11月を当てるとすると、9月末が一応のソフト完成期限ということになります。

もちろんこの時点ではバグが残っている可能性があり、オンラインで評価版ソフトを無償配布してバグの早期抽出するなどの処置も必要となるわけです。

スケジュール的にも、予算的にも、かつかつの計画ではありますが、まあ、何とかなるでしょう。
posted by 管理人 at 17:47| Comment(0) | TrackBack(0) | 日記

2009年07月20日

事務所の移転は一応完了です

シグナル・プロセス・ロジックの本社事務所をつくるため、物置部屋と書斎の入れ替えを行っておりましたが、やっと本日、入れ替え作業が完了いたしました。

あとは明朝、この作業で出ました大量のごみをゴミ置き場までもっていけば、今回の大仕事は一応の完了ということとなります。ただ、これほどの紙ごみを、果たして市の収集車が持って行ってくれるものでしょうか? 専門の業者に依頼すると、かなりのお金を取られるのですが、、、

事務所関係で残る作業は、実験台を別の場所から持ってくることと、応接用の小さなソファとガラステーブルを購入することくらいです。これは大したことはないのですが、このほかに段ボール箱で5つほどの書籍が残っており、これを事務所書棚の書物と適当に入れ替える必要があります。まあ、これはぼちぼちと行えばよいのですが、、、

その他本日いたしました作業が名刺をつくること。印刷屋さんに名刺原稿をメールしておきました。

このような原稿依頼で一つ不安になりますのが色見本です。今回の名刺は、社名部分を濃いブルーにしようと考えており、ワードで書きました原稿には色を付けているのですが、この色の出方というものは、ディスプレーやプリンタによってさまざまに変わりえるものです。

昔の色指定であれば、デザイナーと印刷業者がともにマンセルの色見本帳をもっていて、「マンセルの何番」という形で色を指定すれば間違いようがありません。

もちろん現代でも同じことが言えるのですが、このコンピュータの時代に、色見本帳というような前近代的道具もないような気がいたします。さて、いったいどうすればよいのでしょうかね。
posted by 管理人 at 20:51| Comment(0) | TrackBack(0) | 日記

2009年07月19日

オフィスづくりを続行しています

本日のテーマは、搬出したもののあと始末です。

本日の作業の中心は、新しいオフィススペースにおいてありました棚をデスクを搬出してできたスペースに移動する作業でして、その他、オフィススペースから取り出した種々のものを旧書斎へと運搬しております。

本日の作業では、棚などの大物の移動は完了しているのですが、棚に載せてありましたこまごましたものの移動がほとんど手付かずとなっております。これを運搬するため、ついにこの手の作業を専門にする人に明日来てもらうことといたしました。お金はかかりますが、あまり重いものを運搬しすぎて手が腫れてきてしまいましたのでやむをえません。

おそらくは運搬作業は明日中に完了し、大量の廃棄物を火曜の朝にゴミ置き場へと運搬すれば、今週末の作業は完了いたします。

これが終わりますと、残る作業は実験台を設置すること、来客用の小さなソファとテーブルを購入すること、照明をオフィス用の明るいものに変更すること程度が大きな作業で、その他は、ホワイトボードや時計、工具用の小さな棚などの小物を残すのみとなります。これらは来週以降の作業にいたしたいと思います。

開業までに必須の一つの作業が残っておりました。名刺作りです。これも、明日には原稿を印刷屋さんに送り、開業までに名刺を間に合わせる必要があります。これは、明日の午前にでも行うことといたします。本日は、もう、疲労困憊です。

posted by 管理人 at 21:39| Comment(0) | TrackBack(0) | 日記

2009年07月18日

オフィスづくりは大変です

本日は、予定通りシグナル・プロセス・ロジック株式会社の本社事務所(といっても6畳ほどの一室)に絨毯を敷き、代表取締役の執務机を移動いたしました。机を設置して電源ケーブルを書棚の裏を通す形に配置したのち、書棚を所定の位置に戻し、これまで退避しておりました本を書棚に入れる作業を開始しております。

ちなみに、デスクに電源が供給されましたのでPCもデスク上に移し、このブログは新しい執務室のデスクで書き込んでおります。

机の移動は家具屋さんにお願いしましたので、待ち時間はかなりありましたが、わたしの作業量はほとんどゼロです。しかし、本を戻す作業はかなり大変です。

と、いいますのは、もともと本が置いてありました書斎は図書室といってよいような部屋で、部屋の大部分が本棚(それも天井近くまである書店業務用の書棚)で占められており、大量の本が置かれておりました。

一方、本社事務室におきました書棚は、そのサイズは書斎の書棚の半分以下です。したがいまして、当然のことながらすべての本を格納することができません。

これまで書斎においておりました書物の中には、MS-DOSやパソコン通信に関連する、今となっては使う可能性が全くない書物も多数含まれております。こういった書物は処分することとしたのですが、この分別がまた大変です。

と、いうわけで、これまでに半分ほどの書物を分別し、新しい書棚に並べ終わりました。この調子では、この作業に明日いっぱいかかりそうです。問題は、まだ大量の書物が残っているのですが、新しい書棚はすでに7割方埋まってしまいました。おそらくは、書棚が満杯となっても、まだ入れるべき書物が出てくるはずで、すでに格納した書物の再分類をしなければならなくなる羽目になりそうです。

大変な作業ではありますが、いずれにせよ、しなければならない作業です。本日は、夜なべ仕事で本の分別と運搬に精を出すことといたします。
posted by 管理人 at 20:08| Comment(0) | TrackBack(0) | 日記

2009年07月17日

オフィス作りの作業を開始

先週に続き、オフィスづくりの作業を再開いたしました。

事務所に予定しているのは6畳ほどの小さな部屋なのですが、ここに書棚とデスクと実験台と客用のソファを設置する予定で、先週までに空調の設置工事が終わっております。

明日は、カーペットを敷き、デスクを移動してくる予定です。このデスク、調べましたところ素人に移動できるものではなく、デスクメーカの作業員に異動を依頼しております。こういうのは少々困りますね。

いずれにせよ、カーペットを敷く以上、部屋にあります余計なものはすべて運び出さなくてはなりません。

その他、物置の移動作業も明日にはしなければなりません。つまり、デスクを運び出した跡に棚を移動し、棚に入っておりましたものをこの中に入れ直すという作業があります。

この作業に先立ちまして、現在棚に積んであるものもすべて除去する必要があります。

これらの作業に伴い、PCも移動することになります。間もなく、このPCの電源を落とし、移動できる形にしたいと思います。電源ケーブルの長さなども調べないといけません。その他、現在は仮置き場に運び出してあります業務関連図書を書棚に入れ直す作業もあります。

これらの作業がこの週末に完了いたしますと、あとは、実験台と客用ソファを設置して事務所が完成いたします。

一つ会社を作るというのは、結構いろいろと仕事がありますね。
posted by 管理人 at 21:08| Comment(0) | TrackBack(0) | 日記

2009年07月16日

7月前半のアクセス結果、その他いろいろ

シグナル・プロセス・ロジックのウェブページへの7月前半のアクセス記録をご紹介いたしましょう。

access7.GIF

ここしばらく、ウェブページは改変していないのですが、アクセスは依然快調で、訪問者数が平日およそ100人、ページビューが200といったところです。

アクセスされているページは、主に“Verilog-HDL Code Book”でして、これは予想されたとおりです。つまり、このページはいろいろな人に役立つページであったと考えても良さそうであるといえそうです。
Tech-Onの最新記事で、約20万円のFPGA設計・検証向けEDAツールというのが紹介されています。安価なEDAツールというくくりでは、われわれが狙っているものと同じ方向で、一瞬ひやりといたしましたが、その内容はシグナル・プロセス・ロジックが計画しているものとはかなり異なり、一安心した次第です。
EDSFair 2010に関して事務局に問い合わせを行っておりましたが、回答がまいりました。

それによりますと、出展募集開始のアナウンスは8月上旬に開始し、出展申し込みの締め切りが9月末、12月上旬に出展情報を公開し、展示会は1/28、29の両日とのことです。

昨年の出展申込締切はもう少し早かったのですが、なにぶんこちらの準備も遅れ気味であり、締め切りが遅くなってくれるのは大助かりです。
USBドングルについていくつかの情報が入っております。公開されていない価格情報を漏らすことは商道徳上問題がありそうですので書きませんが、やはり名の通った大手のドングルはそれなりの値段がいたします。

しかし、先日のブログに書きました皮算用は、少々欲の皮が張りすぎているような感じもしてまいりました。

と、いうのは、オンライン版を19,800円とするのであれば、オフライン版はライセンスキーを配布したりする手間が省けるわけですので、オンライン版の定価にドングル代と代理店の取り分を乗せるのは少々やりすぎのような気がしてきました。

オンライン版の配布の手間賃を仮に5,000円と考えれば、ソフト本体への対価として15,000円とみればよいわけであり、これにドングル代5,000を乗せて代理店の取り分を定価の30%といたしましても、30,000円弱の定価設定が可能となります。実際の定価は、29,800円というところでしょうか。

オンライン版が、ユーザ自らがダウンロードする必要があること、ライセンスはネットワークカードのMACアドレスに対して行いますので、特定のPCでのみ利用できるのに対し、オフライン版は媒体とドングルが付属していてドングルを差し替えれば任意の1台のPCで利用することができます。

この差を考えますと、オフライン版の定価がオンライン版の定価の1.5倍となりますことは、まあ、妥当ではなかろうかとわたしには思われます。
と、いうわけで、当面確定しているスケジュールは次のようになります。

8/8:営業開始
9/E:EDSFair出展申し込み
12/M:配布用ソフトウエア確定、CD-ROM発注
1/28-29:EDSFair

9/Eの出展申し込みまでにはソフトウエアが出来上がるめどがついている必要があります。

望ましい姿は、このときまでにプロテクト部分を実装していない評価版限定のβバージョンを作り上げ、ネットからダウンロードできる形にしておきたいところです。

そこまでできていれば、10月中に商用版をダウンロード版でネットに流し、11月中にオフライン版を作成することで、双方のライセンス形態が可能なソフトを格納したCD-ROMを12月に発注することが可能となります。
と、いうわけでスケジュールがかなりタイトとなってまいりました。

当初の計画では、後々の移植性に配慮して、ソフトウエアはすべてVC++上でWin32APIを使用して書き上げる計画でしたが、この形でのソフト開発はかなり時間を食ってしまいそうです。

実際問題として、グラフィックユーザインターフェースを最短時間で書き上げるには、ボーランドのBC++を使うのがベストであるように思われます。この方法をとりますと、移植性は非常に悪くなってしまうのですが、背に腹は代えられません。

ここは、8月に入って事務所整備が一段落したところで、まずはVC++にチャレンジして、これではだめとなりましたら迷わずにBC++に切り替えるという作戦でまいりたいと思います。

BC++は、確か7万円少々いたしまして、この出費は痛いのですが、VC++で間に合わないのであればいたし方ありません。時は金なり、と割り切ることといたしましょう。

posted by 管理人 at 20:20| Comment(0) | TrackBack(0) | 日記

2009年07月15日

Tech-OnのFPGAよいしょ記事

このところTech-OnはFPGAを肯定的に取り上げた記事が目立ちます。もちろん、この背景にはFPGAの利用分野が急速に拡大しているという事実があるのですが、最近のTech-OnにはFPGAの大手メーカであります Altera の宣伝が目立つこととも無縁ではあるまい、などとわたしのようなへそ曲がりは考えてしまいます。

Tech-Onは、ユーザ登録をすることで全部の記事を読むことができまして、ユーザ登録をいたしますと宣伝メールがやってくることはお約束なのですが、他のネットサービスと異なり、その数は少なく良心的です。

まあ、たくさん宣伝メールを寄越すところは送ったという事実で稼いでいるのでしょうかね。わたしなど、またか、とばかりに内容を見ずに消去しているのですが、おそらくはそういう人が多いはずです。

と、いうわけでTech-Onの最新のFPGA紹介記事がこれ。FPGAを使うことの意義を、これでもか、とばかりに書いております。

もちろん、FPGA向けのEDAツールを事業の柱にしようと考えておりますシグナル・プロセス・ロジック株式会社にいたしましても悪い話ではありません。ここは大いに宣伝していただいて、FPGA業界とこれ向けのEDA業界を盛り上げていただきたいところです。

上に書きました記事は「Tech-On Special FPGA入門」と題する続き物の一つです。まだまだ続きがありそうでして、この先も新しい情報がありましたらご紹介いたします。
posted by 管理人 at 18:49| Comment(0) | TrackBack(0) | 日記

2009年07月14日

USBタイプのソフトウエアガードキー(ドングル)のいろいろ

先日のブログで、来年1月のEDSFairに参加して、評価版ソフトを格納したCD-ROMを無償配布しようなどということを書きましたが、これに製品版も格納し、USBポートに鍵となります「ドングル」を差し込むことで製品が立ち上がるようにするという手があります。

このような形であれば、ネット配布とは異なり、通常の流通形態に載せることが可能であり、普通の会社等でも容易に購入することができます。

で、鍵となりますのが「ドングル」でして、これが3,000円から5,000円と、結構な値段いたします。ネットで調べました結果を以下にご紹介いたします。

まず、大手と見られるのがセンチネルHASPでして、どちらもトップであると書いているのは少々怪しげですが、大手であることは間違いないでしょう。これらは価格が表示されておりませんので、現在問い合わせを行っています。

さほどの大手ではないけれど価格の安そうなのがソリッドガードロックスターでして、ソリッドガードは10個〜30個で1つあたり3,000前後の定価となっております。これよりも少々高いのがMatrixという製品で、こちらは4,000円弱といったところ。

まあ、最初の安価な製品に対しては、技術的に多少の不安はありますが、安い製品を採用するのがよいかもしれません。一応製品として販売している以上、そうそうむちゃくちゃなことはないはずですし。

もちろん、大手の製品がそれほど高くないのであれば、多少の値段差があったところで大手の製品を使用すればよいとは思います。

なにぶん、安さを求めるのであれば、最初からオンライン版をダウンロードしていただけばよいわけであって、オフライン版は納入形式を通常製品並とする代わりに、多少の価格アップは飲んでもらうというのが基本的考え方です。

この条件を満足するために、ガードキーと媒体を付けて、大企業にも口座がある代理店経由で販売する形となります。代理店を起用する以上、直売でもそうそう安売りはできません。

媒体+ソフト本体が20,000円といたしますと、ガードキーに4,000円も出してしまいますと代理店の取り分30%を配慮して、定価は34,300程度とせざるを得ません。ガードキーが3,000円であれば、同じ条件下で定価を32,900円まで下げることができます。この1,400円の差は、心理的にかなりの違いがあるとの印象を受けます。

とはいえ、このソフトはEDAツールという範疇のソフトとしては非常に安い部類に属しまして、まして会社で業務用に購入するのであれば、値段にさほどこだわらないかもしれず、あっさり39,800円などという定価をつけても通るかもしれません。その場合は、少々高くても大手のガードキーを使用して信用を高めた方がよいかもしれません。

いずれにせよ、製品となりますソフトが出来上がるのが先決です。ガードにつきましては、もう少し検討してみることといたします。
posted by 管理人 at 19:41| Comment(0) | TrackBack(0) | 日記

2009年07月13日

社会保険事務所に適用届けを提出しました

かねてからの計画通り、本日社会保険事務所にシグナル・プロセス・ロジック株式会社の法人設立に伴う「新規適用届け」を提出してまいりました。

ネット情報をみますと、実にいろいろな書類を準備しなければいけないようなことが書かれていますが、必要な書類はごく少数で、比較的短時間で手続きが完了しました。

結局、提出したのは、「新規適用届け」、「被保険者資格取得届」、「健康保険被扶養者(異動)届」、「法人の全部謄本」、「家族全員分の住民票」、「保険料口座振替納付(変更)申出書」程度で、定款や給与を示す書類などなどはチェックもされませんでした。

どうも、これらの情報は、社会保険労務士事務所に関連するところを発信源としており、何を言われても対応できるよう、安全サイドで書類を準備しているように思われます。

また、本来は設立から5日以内に届けなければいけない様子なのですが、法人登記から1月近く経過して届けたことに関してはなんら苦言はありませんでした。

問題があったのは、保険料の銀行振り込みに関する用紙でして、ネットからダウンロードしたものは1ページ目のみなのですが、実際には3枚つづりの用紙で、1枚目が社会保険事務所への提出用(社印を押す)、2枚目が銀行への振込み依頼(銀行印を押す)、3枚目が法人控えとなっています。

これに関しては、社会保険事務所で用紙を頂いて記入し、近くにありました同じ銀行の支店(口座を開設した支店とは異なる)で手続きを終え、改めて社会保険事務所に提出してOKとなりました。

なお、この用紙はネット上には他の形式のものもアップロードされていますが、上にリンクを張りました用紙が現在使用されているものでした。

これでシグナル・プロセス・ロジック株式会社に関する公的な手続きはすべて完了し、8月の第1週頃には晴れて健康保険証もいただけることになります。(他に従業員を雇った場合はハローワーク他に届ける必要がありますが、社員1名の会社の場合は、これらは必要ありません。)

と、いうわけで新規適用届けのほうは簡単に終わったのですが、同時に行いましたわたしの年金裁定手続きのほうは大変でした。なんと2時間待ちという、ディズニーランドの最新アトラクションも真っ青な人気ぶりです。

幸い、ディズニーランドと異なりまして、整理券をもっておれば列に並ぶ必要がありません。わたしの場合は、先に順番を確保して、適用届けを出したり、銀行に行って不足分の書類を調えたり、昼ごはんを食べたり、本屋で時間をつぶしたりと、この待ち時間も有意義に使えたからよいのですが、裁定手続きだけのために社会保険事務所を訪れた人には「サイテー」との印象を持たれたに違いありません。

係官の手続きも、相当にもたもたしておりましたし、記入要領もわかりづらく、係官自体もその解釈に首をひねっておりました。説明文の論旨を明確に、もっとこなれた日本語で書く必要がありますし、手続きのシステム全般も相当に見直す必要があるでしょう。

こんなやり方を続けていること自体、この役所には当事者能力が欠如しているといわざるを得ません。

どうせ住民票を要求したりするなら市役所に任せてしまえばよいし、年金と生活保護を合わせて税務署の所管にしてしまえば、無駄な人件費も要らないし、この立派な建物も売り飛ばすなり貸し出せば、国の借金をいくばくか減らすことにも役立ちそうです。

と、いうわけで、手続きが双方無事完了いたしましたことは慶賀にたえませんが、この非効率さには少々腹が立ちました次第です。
posted by 管理人 at 19:44| Comment(0) | TrackBack(0) | 日記

2009年07月12日

EDSFairは少々難物です

シグナル・プロセス・ロジック株式会社の業務分野でありますEDAツールの分野では、先日のブログでもご紹介したように、我が国の代表的な展示会がEDSFairということになります。この展示会は毎年1月に開催されており、来年は1月の28日と29日の2日間にわたって開催される予定です。

現在のわれわれの計画では、最初の製品となります「VerilogHDLコーディング支援ソフトウエア」は10月末の完成を目指しており、来年1月なら売り出し中のはずで、この時期の展示会への出品は非常にタイミングが良いと思われます。

しかもEDSFairには新興ベンダエリアという小さなブースを並べるコーナーがあり、出展料は21万円と、シグナル・プロセス・ロジックにも十分に可能な価格設定となっております。

ただ問題は、出展の申し込み締め切りが、現在アナウンスはされていないのですが例年通りであるとすれば、今年9月となるはずで、この時期までにはソフトウエアは完成していないはずでして、見切り発車の決断をせざるを得ないこととなります。

一つの案としては、最低水準のソフトを1カ月で完成させ、評価版を9月中にアップロードすると同時にEDSFairにエントリーします。ここから12月末までに営業版を含む配布用のソフトウエアを完全に仕上げ、1月に入り次第CD-ROMを制作、1月末の展示会での配布に間に合わせるというスケジュールとなります。

9月完成のソフトとしては、ウィンドウズ上で動くソフトとすることは当然ですが、基本的にはテキストベースのソフトとし、定数乗算の最適化もそれほど凝らないものとします。また、扱うデータは符号付きと符号なしの整数と固定小数点数のみとし、ソフトのサービスも出力ファイルを同じくする一連の作業で各モジュールの変数の型のチェックを行う程度にとどめておくこととなります。

この程度までできていれば、オンライン版で2万円程度の定価は高くはないと思うのですが、どうでしょう。

この先となりますと、一つは浮動小数点演算という大きな山があり、もう一つはCADライクなグラフィックユーザインターフェースということになるのですが、これを始めるととても年内には終わりそうもありません。

それに営業版となりますと、プロテクトの方法を考えなくてはなりません。これだけでも1月程度はかかりそうな感じがいたします。と、いうわけで、上に書きました簡素なソフトに、パイプライン化やステートマシン化による論理機能の使いまわしが指定できるようにする程度でしょうか。

展示会の来訪者も、早々びっくりするような製品を期待しているわけではありません。今回は初回ですから、変わった連中がいるな、と社名を印象に残してもらえればまずは成功、と考えるのがよいかもしれませんね。

posted by 管理人 at 21:00| Comment(0) | TrackBack(0) | 日記

2009年07月11日

オフィス作りに大汗です

この週末は、シグナル・プロセス・ロジック株式会社の本社事務所の整備を行っております。本社事務所といっても大したものではなく、6畳ほどの一室に、本棚、デスク、実験台、客用ソファなどをしつらえた簡素なものです。

しかし、この部屋は物置として使用しておりましたので、中においてあるものを別の場所に仕舞い直さなければいけません。長年にわたって物置に突っ込んでいたものは膨大な量になり、これを片付けるのが一仕事となりました。

幸いなことに、私の書斎が小さいながらもありまして、これを新たなる物置に仕立て上げることができます。書斎のデスクは本社事務室のCEOデスクに転用することにいたしまして、デスクのあった場所に物置においていた棚をもってきますと、新たなる物置の出来上がりということになります。

この先はエアコンを設置して、絨毯を敷き、ホワイトボードを置いて客用のソファと小さなテーブルを手配いたしますとひと段落ということになります。

今週末は、エアコンの設置までを行い、来週に絨毯敷きとデスク、棚の移動、その先に客用ソファやホワイトボード等を調達いたしますと事務所が完成いたします。8/8が営業開始ですが、これまでにはすべてを完了させなくてはなりません。
その他、名刺原稿を作成しました。これは印刷屋に出しまして、きちんとした名刺を作る計画。

名刺などはパソコンで印刷してもできるのですが、何事もきちんとすることが大事というのがシグナル・プロセス・ロジック株式会社の運営方針です。なにぶん名刺も会社の顔ですからね。

と、いうわけで、名刺は二色刷りで裏面に英文を入れるという、ローコストの対極で考えております。名刺に少々のお金をかけたところでたかが知れており、対外的な印象を考えればこのお金は使う価値がある、と判断した次第です。

事務所も同じ方針の元で、きちんとした形とすることを考えており、このため作業が少々大変になったりしております。これも、事務所にお客さんが来ることを考えれば、きちんとした形にしておくべきであろうと考えた次第です。
あとは来週早々に社会保険事務所に設立届を提出すれば、事務所の整備を除いて、一応の作業は終わりです。開業日まであと一月を切っておりますが、どうやら何とかなりそうな見通しとなっております。
社会保険庁に提出する書類の準備を進めております。会社を設立した際には、次の書類を社会保険庁に提出する必要があります。

・健康保険/厚生年金保険新規適用届
・健康保険/厚生年金保険被保険者資格取得届(代表取締役の場合、不要かもしれません)
・健康保険被扶養者届(被保険者に扶養家族がいる場合)
・健康保険/厚生年金保険保険料口座振替納付申出書(銀行の確認印が必要)

ネット情報には「新規適用事業所現況届」の提出が必須であると書かれたものが多いのですが、2006年10月の法改正でこの届は必要がなくなったということが、「最短7日間で株式会社を作る本・訂正のお知らせ」に書かれております。

その他必要な書類は、法人の全部謄本、年金手帳、被保険者の住民票、等など。給与を証明する書類も必要である様子ですが、まだ給与支払いが発生していないため、代表取締役の報酬を議決した臨時株主総会の議事録で代用するしかありません。

また、これらの書類は法人設立後5日以内に提出しなければならないと、ネットの解説ページには書かれておりますが、わたしが社会保険事務所で確認したところでは「いつでも結構」とのこと。そうはいっても、無保険状態にならないためには、事業開始後早急に保険に加入する必要があります。

シグナル・プロセス・ロジック株式会社の場合は、法人設立が6/23ですが、開業は8/8を予定しておりますので、7月中に手続きを終えればよいのではないかと考えております。

これらにつき社会保険事務所がどのように判断するかにつきましては、提出が終わった段階で改めてご報告いたします。
posted by 管理人 at 12:03| Comment(0) | TrackBack(0) | 日記

2009年07月10日

本日は雑誌情報を

このところ、立ち上げ中の新社シグナル・プロセス・ロジック株式会社が業務の対象としておりますFPGAやEDAツールに関する情報源につきご紹介しておりますが、本日は情報源としての雑誌情報につきご紹介いたします。

まず、定番雑誌がデザインウェーブマガジンでした。でした、と過去形で語らざるを得ないのは、リニューアルのお知らせにありますように、4月号からディジタル・デザイン・テクノロジに名前を変えて再出発しております。

デジタルデザインテクノロジのNo2というのが現在発売されておりまして、これをちょっと見てみたのですが、えらくレベルが低いですね。デザインウェーブのレベルの高さからみますと段ちにレベルが低いです。

まあ、「HDL設計“超”入門」を謳っておりまして、その言葉に相違はないのですが、、、それに、出版社側の意向としては、特に若いエンジニア向けの入門雑誌という位置づけですから、このレベルの低さはある意味当然と言えるかもしれません。

その他ではInterfaceトランジスタ技術トラ技スペシャル等がありますが、こちらは電子回路全般に話題が広がっており、あまりFPGAにフォーカスしてはおりません。特集号を買う、という手はありそうですが。

後は、最近FPGAの比重を増しつつある日経エレクトロニクスとそのオンライン版のTech-Onがありますが、こちらは技術の内容に立ち入るというよりは経営的側面に焦点を当てての記事が中心となっております。
新社立ち上げのほうは、この週末に社会保険事務所への届出の準備を済ませ、月曜日に届出を行いますと、さしあたりの官公庁手続きは完了です。

後は、事務所を整備して、仕事ができる環境を整えれば、営業開始の準備が完了。8/8の営業開始予定日まではまだ間がありますから、こちらは十分に間に合うものと考えております。

当分は、実際の作業に先立ち、業界の状況調査を行っておきたいと思います。これまで数回にわたり、情報源をご紹介いたしましたが、この先はいよいよその内容を分析することにしたいと思います。



posted by 管理人 at 20:46| Comment(0) | TrackBack(0) | 日記

2009年07月09日

EDA関連情報、その他

このところEDAツールに関する情報源をご紹介してまいりましたが、本日も一つ追加いたします。

それは、日経BP社のオンラインマガジンTech-Onの中の「EDA Online」というページでしてニュースが充実しています。

個別記事を読むためには無料のユーザ登録が必要なのですが、これを登録しますと、また宣伝メールがたくさん来るのでしょうね。

まあ、しかたがありませんが、、、
ビジネスプランですが、他人と話をしておりますと考えがまとまります。

まず、販売形態ですが、現在計画しておりますのはオンライン販売を中心に考えておりまして、評価版をお客様にダウンロードして頂いて、製品版が必要な方には代金と引き換えにネットワークカード番号をキーとするライセンスファイルをお送りする、という形態を考えています。

この方式であれば、配布に要するコストは、入金を確認後キーを作成してメールを送る手間だけで、その他の費用はほとんどゼロで済むのですが、通常の企業ではこのような形での購入は難しいのではないか、という問題が指摘されました。

また、大きな会社に納品するためには「口座」というものが必要となり、これをそうそう簡単には作ってもらえないという問題もあります。

そうなりますと、ソフトウエアは媒体に格納し、USBポートに差し込むガードキーと共に販売するという形をとることになります。また販売は代理店経由ということになり、媒体、ガードキー、代理店手数料などが必要となります。

この場合、オンライン版とオフライン版は別の製品と考えるべきであるように思います。

まず、オンライン版を19,800円で提供するといたします。

次に、媒体費用ですが、メディア書き込みを専門にする会社としてフラッグメディアサービスという会社のHPを見つけました。これによりますと、数が増えてまいりますとスタンパを起こしてCD-ROMをプレスすることになるのですが、1,000枚以下ならCD-Rに焼いてもらったほうが安上がりとなります。

ここは100枚ロットで作るとして、印刷費込みで185円、箱代15円を見て200円がメディア代ということになります。

オフライン版は、媒体費用が約200円、コピーガード(ドングル)が4,000円かかります。これを加えて24,000円がコストということになります。代理店の手数料を販売価格の30%といたしますと、定価を34,285円とするのが妥当ということになります。

区切りの良い定価となりますように、代理店手数料をもう少し増やして34,900円を定価、卸値を24,000といたしましょう。代理店は一つ売るごとに10,900円の儲けが得られることとなります。さて、これでやってくれるでしょうか。

しかし、コピーガードは高いですね。安価で信頼できるコピーガード探しが一つの課題となりそうです。あるいは、以前考えておりましたように、USBメモリーの適当なものをコピーガード代わりに使用する手を考えるのがよいかもしれません。

さて、議論して持ち上がってまいりましたもう一つの問題は、バグ対策をどうするかという問題で、ソフトにはバグが必然的に伴うといたしますと、客先で発見されたバグには早急に修正の手を打つ必要があります。

修正結果はオンラインで流し、ダウンロードしてくれた顧客にはメールでバグ情報を流せばよいのですが、オフラインで購入した顧客には、オンライン登録をしてもらわない限りバグ情報の流しようがありません。

また、あまり多数の製品を一気に販売いたしますと、バグに関するクレームが殺到して処理しきれなくなるという可能性もあります。

ということになりますと、当初は量の出そうな一般顧客には少々お待ちいただいて、小口のオンライン顧客に対して製品を販売し、ある程度バグが枯れた段階でオフライン製品を流すというのがよいかもしれません。

タイミング的には次のようになるでしょうか。

まず、10月末に最初の製品が完成するといたします。11月よりオンライン販売を開始し、バグクレームへの対応をいたします。販売数量はページビューの0.5%以下と仮定して月間20以下を見込み、この程度であればバグクレームにも充分な対応ができるものといたします。

1月にはEDS Fairがありますので、これを機会にオフラインバージョンの販売を開始したいところです。これを効果的に進めるためには、評価版を含むオフラインバージョンCD-ROMを1,000枚程度プレスで製作し、EDS Fairの会場で名刺と引き換えに無償配布するのが良さそうです。

そうなりますと、これまでにコピーガードの方式も決めて、コピーガードが刺さった状態で起動すれば製品版が立ち上がるようにする必要があります。もちろん、評価版からオンラインでライセンスファイルを請求することもできるようにしておくのが良いでしょう。

更に欲をいえば、この会場で代理店をしてくれそうな商社とコンタクトできればいうことはありません。どうせなら、同時に次世代製品も発表したいところです。

こう考えますと、8/8の営業開始から3ヶ月弱で最初の製品を立ち上げ、次の3ヶ月足らずの間にオフラインバージョンの準備と二番目の製品の暫定版を製作するという、目の回りそうなスケジュールとなります。

まあ、このくらいのスケジュールで走るのが創業直後の貧乏会社にはふさわしいかもしれませんね。
posted by 管理人 at 19:39| Comment(0) | TrackBack(0) | 日記

2009年07月08日

EDAに関する情報の続き

本日は昨日に続き、EDAに関する業界情報をいくつかお届けいたします。

まず、昨日のブログで洩れておりましたEDAの業界団体に「EDA Consortium」がありました。このホームページ、現在は開催がまもなくに迫っておりますDACにページの大部分が費やされておりますが、8月にはいれば平常モードへと戻るものと思われます。

特許庁のレポートにおもしろいものがありました。

第一は「プログラム・ロジック・デバイスに関する特許出願技術動向調査」と題するもので、FPGAを含むユーザがプログラム可能なデバイスの歴史と特許について解説しております。

もう一つは「半導体設計支援(EDA)技術に関する特許出願技術動向調査報告」と題するもので、わがシグナル・プロセス・ロジックが狙っておりますEDA業界の分析がなされております。

後者のレポートによりますと、EDAは次のように5つに区分されます。

1.システムレベル設計技術:IPはこの区分に含まれます
2.論理合成技術:抽象的な記述(HDL)から論理回路に変換します
3.配置配線技術:チップ上の具体的な配線に展開します
4.EDA周辺技術
5.テスト技術

このレポートではFPGAに関わる部分をEDA周辺技術に分類していますが、FPGAの論理開発は上の区分の1,2,3,5の過程で行われるのが実情です。

EDAツールは、シノプシスやメンター・グラフィックスが提供するかなり高価なツール(数百万円)と、FPGAベンダが供給する安価なツール(無償〜数十万円)に大別され、以前はFPGAベンダの提供するツールはあまり効率的な論理を形成することができないとされていたのですが、最近ではかなり効率的な論理を吐き出している様子です。

むしろFPGAベンダの提供するツールは、当然のことなのですが、その会社の製品であるFPGAに対してのみ使用することが可能であり、FPGAベンダを切り替えようといたしますと作業が二度手間になるという問題があります。

ここがシグナル・プロセス・ロジックの狙いどころであり、どの会社のFPGAでも簡単に切り替えできる環境を、安価に提供することを最終的な目標としております。

この際、ソフトウエアとしてかなり大規模になります論理合成、配置配線、シミュレーションの部分はすべてFPGAベンダ提供の安価な開発環境にお任せすることで、新たに開発すべきソフトを最小限に抑えて低価格を実現しよう、というのがその具体的手段となります。

先のレポートにはよいことが書いてあります。

提言1 ベンチャ企業の成功例をEDA分野から輩出すること

EDAツールの開発は、投資負担が少ないことからベンチャ企業がチャレンジする分野として最適な産業の一つである。したがって、EDA分野において、ベンチャ企業を輩出し、後続のベンチャへの呼び水となることは半導体産業全体への活性化に大きく貢献する。

また、技術面でも、上流設計から検証分野に至るまで未開拓な領域が多く、トータルな設計システムではなくても、ニッチな分野で画期的な性能差が出せればベンチャ企業として成功する可能性は充分にある。実際、米国ではEDA分野におけるベンチャ起業は盛んである。


なかなかよいことが書いてあるでしょう。まさにわれわれの狙いをストレートに書かれているような印象です。

ところで、「画期的な性能差」という一言は厳しいですねえ。出力コードが読めるとか、FPGAベンダ間での切り替えが容易であるとかいった点が、果たして「画期的な性能差」と認めていただけるかどうか、これは少々難しそうな感じがいたします。

ただ、ローコストという点なら、これは「画期的な価格差」ということはできそうで、「ベンチャ企業として成功する可能性は充分にある」と考えてもさほど間違いではないのではなかろうか、と思う次第です。
posted by 管理人 at 19:31| Comment(0) | TrackBack(0) | 日記

2009年07月07日

EDAツールに関する情報源

新社が狙っておりますのは、主にFPGA(フィールド・プログラマブル・ゲート・アレー)に組み込みます論理回路の設計を支援するソフトウエアの制作販売でして、この手のソフトウエアは「EDAツール」と総称されています。

本日は、このEDAツールに関するいくつかの情報源をご紹介いたしましょう。

まず、EDAツールに関する日本語のニュースサイトが、以前ご紹介いたしましたEDA Expressでして、この業界に関わる最新のニュースが網羅的に紹介されております。

英語版のニュースサイトにつきましては、私はあまり詳しくはないのですが、その一つがEDACafeです。かなりごちゃごちゃとしたページですが、情報満載といった感じではあります。

EDACafeにも出ておりますが、この業界の展示会がDesign Automation Conferenceでして、ここに貼りましたリンクは今年の7月に開催される展示会の案内です。

新しく作る会社も、いずれはこんなのにも参加したいですね。

日本での展示会がEDSFairですが、これは1月、もう終わってしまいました。来年のこのフェアに出展するという手はあります。それまでにソフトウエアが販売できる状態になっておればの話ですが。

日本のEDAツールの業界団体(?)が日本EDAベンチャー連絡会 JEVeCなのですが、このページ、少々古いですね。この団体につきましては、いずれ調べてみることといたしましょう。

ところで、今回の新しい会社は、いわゆるベンチャーとはちょっと異なる運営形態を狙おうと考えております。

いわゆるベンチャーといいますのは、有望な新技術を核に、資金と人材を集めて一気に事業を立ち上げるというスタイルをとります。

これに対して、当社は、最初はきわめて小規模な状態から徐々に事業を立ち上げていく計画で、ベンチャーというよりはSOHO(small office, home office)という企業形態をとります。

その着眼点にはユニークさがあるといっても、技術的に特に優れたものというわけでもなく、企画力の勝負という側面があります。また、競争力の源泉をローコストに置く計画ですから、そうそう事業規模を大きくするわけにもいきません。

優れたソフトウエアというものは、きわめて少人数でも作ることができ、ひとたび作られたソフトウエアはいかなる大部数といえども簡単に複製することができます。

そこで、組織を小さく保つことで、固定費をできる限り削減しようというのがわれわれの狙いです。ソフトウエアの原価の大部分は固定費ですから、こうすることで原価を極限にまで抑え、ソフトウエアの価格を低く設定することを可能にしよう、というのですね。

大部数の販売にはそれ相応の組織力が必要となりますが、それを自社ですべてまかなう必要もなく、それが本当にそれほど売れるものであるのなら、代理店や商社を起用することもできるのですね。

ソフトを無償でオンライン・ダウンロードするだけであれば、経営資源はほとんど必要ありません。しかし、これからお金を生ませようと考えますと、俄然面倒が増えてくるわけです。これは致し方ないというしかありません。

と、いうわけで「日本EDAベンチャー連絡会 JEVeC」とは少々方向性が異なるような感じもする次第です。

その他の団体では、標準化を進める団体、Accelleraがあります。このページは定期的にチェックしておく必要がありそうです。

と、いうわけで、種々のページをご紹介いたしました。これらの中には業界の動きや製品に関する情報も散見されますが、これまでのところでは新社が計画しております製品にかぶるものはなさそうであるとの印象を受けました。

そういったビジネス的な情報を収集する上でも、これらのページは随時チェックしておく必要がありそうです。

posted by 管理人 at 18:50| Comment(0) | TrackBack(0) | 日記

2009年07月06日

税務署に法人設立届けを出しました

本日は、かねてからの予定通り、税務署に法人設立届けを提出してきました。

多少の間違いはありましたが、比較的スムーズに受付処理は終わりました。あと残っておりますのは、社会保険事務所に設立届けを出す程度で、ほとんどの事務処理が完了したことになります。

今回手直しした点につきまして、以後同じことをされる方の参考のために以下に記しておきましょう。

まず、初年度の会計期間ですが、シグナル・プロセス・ロジック株式会社は6月末を期末としておりますが、設立日が6月23日であったことから、初年度のみ1年と8日の会計期間とするよう定款に定めております。

しかしながら、税法上は会計期間は1年以下と定められており、これはだめといわれてしまいました。

訂正方法は2つあり、第一の方法は、初年度会計期間を6月末までの8日間とする方法、第二の方法は、初年度会計期間を来年の6月22日までとし、第2年度の会計期間を来年の6月23日から6月末の8日間とする方法です。

通常は、第一の方法による場合が多いとのことですが、すでに定款を定めており、この方法に切り替える場合は定款の修正が必要である、とのこと。第二の方法であれば定款はそのままで良いといいます。

ここは、少々変則的な形になりますが、定款の変更は手続きが大変ですので、第2会計期間を短縮するという方法をとることといたしました。

修正箇所は初年度会計期間の期末日を訂正しただけなのですが、この部分は、欲を言えば、公証人役場で何らかの指摘があっても良さそうな部分ではあります。

以前のこのブログで、弥生会計の会計期間が1年以上に設定できないとの問題を報告いたしましたが、税法上は設定できないのが正解ということになります。

それにしても、設定できない理由をメッセージで表示してくれると助かるのですけど、、、「そんなの常識」などといわれてしまうかもしれませんけどね。

第二の問題は、設立届け以外の届け出に関して法人控えが準備していなかったことでして、これは窓口の横のデスクをお借りして控えを作成することとなりました。

元々、頂いた用紙は2枚ずつあり、特に複写できる用紙でもなかったことから、記入ミスした際の予備かなと考えたのですが、そうではなく、法人控えと税務署への提出用紙の2枚だったのですね。

これを同時に作るためには、別途カーボン紙を購入して、正と控えを同時に書くのが効率的でした。

それにしても、この情報化社会で、カーボン紙などというものにいまだ活躍の機会があったとは、恐れ入りました。現在は、コピー機などという便利な道具もあるのですが、税務署に文明開化の恩恵が浸透するにはまだまだ時間がかかりそうです。

と、いうわけで、窓口では少々てこずりましたが、一応はスムーズな届け出処理であったと言えるでしょう。

その他、事務所に設置するためのエアコンを購入、工事を手配いたしました。エコポイント対象製品ということで1割ほどが還元されます。新たに設置するエアコンですので、あまりエコという感じはしないのですが、どういう制度なのでしょうね、これは。

別に文句を言う筋合いのものでもありませんが、変な制度ではあります。単なる景気刺激策なら、そういえばよいのですが、、、あ、「エコ」とは「エコノミー」の「エコ」だったのかな? てっきり「エコロジー」だと思っていたのですが、これはわたしの誤解であったのかもしれません。
posted by 管理人 at 17:10| Comment(0) | TrackBack(0) | 日記

2009年07月05日

税務署への提出書類ができました

税務署への提出書類は、結局手書きで全部作成いたしました。

作成したのは、次の書類です。

・法人設立の届出
・青色申告申請書
・給与支払い事務所の届出
・源泉徴収の特例申請書
・棚卸方法の申告書
・減価償却の申告書
・調査票

このほかに、市役所にも提出が必要だと思っていたのですが、よく見ると市役所でもらった用紙も税務署でもらった用紙も同じもので、法人設立の届出は、どこか一か所に提出すると、国税、県民税、市民税の3か所にコピーが回る仕掛けになっていました。

添付書類といたしまして法人の謄本、設立時のバランスシート、趣意書(発起人決意書で代用)、定款のコピーが必要で、3か所に提出するためそれぞれが3部必要ということです。

謄本につきましては、1部500円とかなりの発行費用がとられるのですがしかたありません。私の場合、銀行用と併せて3部取っており、銀行が返してくれましたので3部手元にあったのですが、もう1部は社会保険庁が要求するはずで、結局はコピーが4部必要ということになります。

一方で、印鑑証明は2通発行してもらったのですが、こちらは全然使用しないですね。まあ、一応税務署には持参いたしますが。

結果につきましては明日報告いたします。
posted by 管理人 at 20:56| Comment(0) | TrackBack(0) | 日記

2009年07月04日

看板ができました

本日は予定通り看板を受け取ってきました。なかなかきれいな仕上がりです。

法人設立届出をPDFファイルをダウンロードしてMS-Wordの背景に張り付けるやり方を Vista でもトライしましたが、どうもいまひとつです。

結局これらの書類は手書きで済ませることになりそうです。
アクセスログを分析したところ、さくらのレンタルサーバのトップページへのアクセスが多いことが判明いたしました。

実は、signal-process-logic.comというURLは、レンタルサーバの私に割り当てられたディレクトリのトップではなく、その中に作られたフォルダ“spl”にリンクされております。

これは、このレンタルサーバを他の目的にも使えるようにしようという配慮であって、ネットビジネスに他のURLを割り当てる可能性に配慮してのものです。

最初にこれらのページを作りました際、当然のことながらトップページに入口のページを置いたのですが、シグナル・プロセス・ロジックの入り口はフォルダsplですから、最近修正を施したのはこちらのトップページであり、最初におかれたトップページはそのままとなっておりました。

で、これを入り口としている人が多いとなりますと、せっかくトップページを修正したにもかかわらず、多くの人には古いトップページしか見えないことになります。

そこで、最上位のホルダにも同じトップページが見えるように修正いたしました。

現在トップページが置かれている場所は次の3か所です。

(1) /home/splj/www/index.shtml
(2) /home/splj/www/spl/index.shtml
(3) /home/splj/www/spl/jp/index.shtml

現在のトップページは日本語で書かれていますので、(3)の部分に来るのが正しい姿です。

(2)の部分には言語を選択するページが来るべきであって、将来は英語版を表示して各国語版へのリンクを設けるべきと考えています。

(1)は、シグナル・プロセス・ロジックの信号処理論理以外の業務を含むトップページとしたいところで、ネット販売事業等へのリンクもこちらに設けるべきでしょう。

現在のところは、信号処理論理の、それも日本語版に集中して準備を進めておりますので、すべての場所で(3)と同じページが表示されている、というわけです。

Comfort SaloonGourmet Saloon等へのリンクは、現時点では宙に浮いてしまいましたが、将来的には、(1)におかれるトップページからリンクが張られることとなります。

もちろん、これらのページは内容がまだ整っておりませんので、現にスタートしておりますシグナル・プロセス・ロジックのトップページからリンクを張るのは、現時点では不適当であると判断した次第です。
posted by 管理人 at 22:42| Comment(0) | TrackBack(0) | 日記

2009年07月03日

spammerその後

7月に入りますと、すでに消去済みのウェブフォーラムへの訪問がすべてspammerということで計算がしやすくなると期待したのですが、エントリーページは上位10だけが表示される仕組みでして、ウェブフォーラムへの訪問者は表示されなくなってしまいました。

少ないというわけで、問題はないのですが、情報が途絶えてしまったのも少々寂しい話です。
一月ほど前のこのブログで、石井淳蔵さんの「ビジネス・インサイト」という書物をご紹介しました。

同書で石井氏が主張するのは、経営学は単なる理論の理解ではなく、経営者の言葉にならない思考が重要である旨述べられており、これを学ぶためには研究対象に「棲み込む」ことが重要であると語っております。

前のスタジオジブリの社長を務めておられました鈴木敏夫さんの「仕事道楽」を読みますと、鈴木氏は同書に述べられております「棲み込む」ということを経営の世界でも実践された方であり、これが徳間書店のアニメ映画進出の成功の鍵であったことをうかがい知ることができます。

世界をリードするといってもよいような日本のアニメーション業界を代表するのは、「日本のディズニーになる」ことを目標にアニメ映画に参入した大川博氏(当時の東映社長)を源流とする東映アニメーションと、スポ根アニメで業績を積み上げ、ルパン、コナン、アンパンマンといった人気コンテンツを抱えるトムスエンタテインメント、そしてサンライズとバンダイビジュアルを傘下に擁するバンダイナムコホールディングズあたりが大手でしょうか。

最近では、アニプレックスをもつソニーや、ハルヒ、ときかけで攻勢をかける角川ホールディングスの動きが目立っております。

しかし、実のところでは、最も成功したのがあまり目立ってはいない徳間書店であるといっても過言ではないでしょう。なにぶん、スタジオジブリは徳間の一事業部としてスタートしたのですから。

その成功の鍵は、宮崎駿・高畑勲の両氏を徳間が押さえたからなのですが、これが可能であったのは、徳間の一社員でアニメージュの編集に携わっていた鈴木敏夫氏が彼らの心を捉えることに成功したからで、その決め手が「棲み込み」であったことが同書を読むとよくわかります。

つまりは、宮崎氏らの言葉を一字一句ノートに取り、彼らの読む本を徹底的に読み込んで「教養を共にする」ことでこれを可能としたのですね。

もちろん鈴木氏がこんなことをした動機は、宮崎氏らを落とそうなどという不純なものではなく、純粋に宮崎アニメに感動したからなのでしょうが、そのような論理を超越した部分が経営に生かされたことが徳間書店の成功の鍵であったようにわたしには思われます。

カルビーがポテトチップ進出を成功させたのも松尾孝社長のポテトチップ(フラットタイプの生チップス)に対する強い思い入れがあったことが、ビジネス・インサイトから読み取ることができます。

シグナル・プロセス・ロジックも、そういった論理では割り切れない部分、論理開発をする過程でこれだけは何とかしたいとの思いを大切に保ち続けることが成功の鍵であるのかも知れません。

初心忘るるべからず、ですね。
posted by 管理人 at 20:13| Comment(0) | TrackBack(0) | 日記

2009年07月02日

税務署に出す書類は面倒な、、、

来週の月曜日に税金関係の届け出を済まそうと、事前準備を始めました。

最初の計画では、用紙をダウンロードして所定の事項をPCで打ち込めばよいと気楽に構えておりましたが、これがそう簡単なことでもありません。

まず、用紙は国税庁のホームページから簡単にダウンロードできます。たとえば法人設立届けはこれですね。

で、PDFファイルというのは、マウスでクリックするとカーソルが出てくるのですが、ここでキーを打ち込んでも何も書くことができません。

まあ、似たようなことを考える人はいるもので、こんな質問がなされております。それによりますと、国税庁の書類は改ざんができないようにプロテクトされている、とのこと。

しかし、届出用紙はこれをダウンロードした人がいろいろと書き込むことが前提の文書であり、改ざん不能にする意味がわかりません。意味はわかりませんが、理由ならおぼろげに見当が付きます。つまりは、お役人の想像力の欠陥、まあ、ありそうな話ではあります。

と、いうわけで、これをワード文書に変換しようと、その名もpdftowordというサイトを試してみました。

これ、左側のところでPDFの文書ファイルを指定し、右側に変換結果を送るメールアドレスを指定いたしますと、変換結果を添付したメールを送ってきます。変換には数分かかるようですが、日本語文書もちゃんと変換されました。

しかし、ここに書き込みをしようとすると、改行幅などがなかなか思うようにいきません。その他類似のソフトもいろいろと出ているようですが、そろそろあきらめの境地となってまいりました。

最初の質問にありました回答では、photoshopに貼り付けて文書を打ち込むというのが、どうやら一番スマートな回答のようですが、似たようなやり方で、MS-wordの背景に貼り付けるという手を試してみました。

これには、pdfファイルから必要な部分をスナップショットでコピーバッファに取り込み、ビットマップファイルにペーストしてセーブしておきます。で、MS-wordの書式→背景→図→図の選択でこのビットマップファイルを選択しますとpdfファイルに書かれたものがMS-wordの背景になる、という寸法です。

しかし、入力はできるのですが、印刷のプレビューには背景が出てきません。果たして背景もちゃんと印刷できるのでしょうか。どうもMS-wordの背景機能もいまいちのような感じがいたします。

まあ、記入する文字数も少ないことですし、手で書いても別にかまわないのですけどね。この週末、別のマシン(Vista版)でトライして、どうにもならなければ手で書くことといたしましょう。

全体としてみれば、ばかげた話しです。このために日本全体ではどれほどの事務方の時間が無駄に費やされているかを考えると恐ろしいものがあります。

あっさり手書きで済ませるというのも、こんなお役所相手には、ある意味、最もスマートなやり方であるのかもしれません。
昨日の問題でありましたsignal-process-logic.comのトップページの右側のVerilog-HDL Code Bookの最初の行のリンクがうまく機能しないという問題ですが、解決しました。

ヒントは、「最初の行だけだめなのはなぜだろう」との一言でして、最初の行だけだめであるのなら、最初に無関係な空行を入れればよい、という解決策を思いついたのですね。

そういうわけで、この部分、多少上に空白ができてしまいましたが、リンクはきちんと動作するようになりました。めでたしめでたし、です。
posted by 管理人 at 19:39| Comment(0) | TrackBack(0) | 日記

2009年07月01日

6月のアクセス記録です

6月のアクセス記録がまとまりましたのでご報告します。
access_6a.GIF

22日からの1週間はアクセスが少々多いのですが、これはspammerが毎日50回強訪問していたからで、これを除けば平日の Visit(黄色)は一日90前後で安定しています。

ページビュー(水色)は多少増加して、平日で200前後と思われます。今週月曜日のページビューが多いのは、おそらくはトップページをリニューアルしたため、あちこちのページを開く方が多かったのではなかろうか、と思われます。

問題のspammerはウェブ・フォーラムへの Visit が、前日までが574、昨夜が575ですから、ほぼ終焉したと考えて差し支えないと思います。この Visit 数は月間の累積が表示されますので、7月に入りましたら累積だけをチェックすればよいと考えております。
そうそう、看板を発注していたホームセンターより電話があり、看板が完成したとのこと。明日あさってはホームセンターによっている時間がないのですが、土曜日には看板を受け取ってこようと思います。

看板は400mmX80mmのステンレス版に「シグナル・プロセス・ロジック株式会社」および“signal-process-logic.com”と二行に書いたもので、スポンジ状の台座と接着剤込みでお値段15,000少々。当初予算が4万円ですから、こちらもずいぶんと安く上がっております。

看板はしばらくは出しません。営業開始を8/8に予定しておりまして、この日の朝一番のセレモニーとして看板の貼り付けを行い、その後、少々豪勢な創業記念パーティーを開催する計画です。

ま、こういうのであれば会議費で落ちるでしょう。初年度は赤字予算となっておりますが、累損をつんでおけば先々の税金が安くなりますので御の字です。
posted by 管理人 at 19:06| Comment(0) | TrackBack(0) | 日記

2009年06月30日

Code Bookのリニューアルは大変です

先日signal-process-logic.comのウェブページをリニューアルしたのですが、次の課題はこのトップページのページビューを上げなければいけません。

今回の作戦は、Code Bookで潜在顧客を呼び寄せようというもので、Code Bookの各ページはサーチエンジン最適化を施してあるのですが、これをみただけで満足されてしまいますと少々困ります。

なにぶん、宣伝はトップページに掲載する予定ですので。

そこで、各ページからトップページにリンクを張るようにしたいと思うのですが、まずは目次のページからリンクを張りました。

ただ、こうする場合はトップページから目次のページへのリンクもほしいところなのですが、なぜかリンクが張れません。先ほどまでいろいろとトライしていたのですが、ついにあきらめました。

なお、目次のページも、途中にありますQualtusIIの使い方へのリンクはちゃんと張れます。同じことをやって、なぜ一番上へのリンクが張れないのか、これは大いなる謎です。

その他、本日はCyclone IIIの評価キットを発注しておきました。納期は1月近くかかりますが、7月末まで仕事は始まりませんのでちょうど良い頃合です。
ウェブ・フォーラムへの昨夜までのエントリーは574 Visitとなりました。一昨夜までが567 Visitですから増加は7件。spammerも無駄なことをしていると気付いたのかもしれません。

月曜日のページ全体のVisitは111件と少々減ってきましたが、ページビュー(PV)は357件と増加しております。

Visitの減少はspammerの減少に対応しておりますが、PVの増加はおそらくはトップページのリニューアルに伴うものではなかろうか、とみております。

なにぶんPV/Visitが、従来の2前後から3程度にまで増加しております。これは、トップページをみた人がいろいろなページを開けてみる、なんてことをしているのではなかろうか、と推理しているわけです。

この増加が、トップページ改装後の一時的増加なのか今後も続くのかは、現時点ではわかりません。まあ、口コミで訪問者が増えるというような派手なページではありませんから、鑑賞が一巡すると減ってしまうのではないかという気もいたします。

そのときまでには、Code Bookのそれぞれのページに、トップページへのリンクを貼り付け、ここのページをみた人をトップページに誘導しておいた方が良いように思う次第です。
posted by 管理人 at 20:15| Comment(0) | TrackBack(0) | 日記

2009年06月29日

アルティマからやっと連絡が

シグナル・プロセス・ロジックが計画しているのはFPGA向けの信号処理モジュールを自動形成するソフトなのですが、形成されたソフトが正しいことを検証するためにCyclone IIIの評価キットを使おうと考えております。

ソフトの検証はシミュレーションでもできるのですが、シミュレーションは時間がかかる上、このためのデータの自動作成や結果の解析に少々手間がかかります。

評価キットに試験すべきモジュールをおき、この入力データをPCから書き込んで出力データをPCで読み込むようにすれば、難しいことを考えずともモジュールのテストを自動的に行うことができます。

で、評価キットを購入すべく、アルティマのウェブページの問い合わせフォームに見積もりとコンタクト先を教えてほしい旨書いて送信したのですが、自動応答メールはすぐに来たものの、肝心の回答がなかなかまいりません。

自動応答メールには、5営業日過ぎても返答がない場合そのメールに返信してほしい旨が書かれており、少々早いのですが、先日返信を送っておきました。

で、やっと本日、代理店から回答する旨の連絡がありました。代理店からの電話も先ほどあり、どうやらこのスターターキットは入手できそうな運びとなっております。

ただ、ウェブ情報では$200となっているものが、電話での話ではおよそ3万5千円と。

ふうむ、シグナル・プロセス・ロジックが弱小企業ということで足元を見られたのかもしれませんねえ、、、まあ、ここは先方のいうとおりの代金を払っておきましょう。

ちなみに米国内価格は現在でも$199です。これは米国内の価格で、しかもオンラインで注文した際の価格ですから、国内の代理店経由で買う場合にこれと異なる値をつけられたところで非難する理由にはなりません。

それにしてもこのキットの値段、内容を考えますと異常に安いということもできます。実のところ、わたしの当初の予算計画では、このキットの価格を一桁勘違いして20万円とみていたのですね。だからこれが3万5千円となったところで、御の字ではあります。
昨夜0時現在のウェブページのアクセス結果ですが、ウェブ・フォーラムへのエントリーは567Visitとなっております。1日前が508Visitですから+59のアクセスがこの24時間であった計算です。

その他、昨日は日曜日であったにもかかわらず、ページ全体のページビューが295、Visitが124と増加しております。これは、トップページをリニューアルしたからではなかろうかと思われます。

ページビューに関しましては、今月のデータが出揃ったところで改めて解析することといたします。
posted by 管理人 at 19:08| Comment(0) | TrackBack(0) | 日記

2009年06月28日

トップページを営業版にリニューアルしました

signal-process-logic.comのトップページを営業版にリニューアルいたしました。

このために、ご挨拶とIRのページを新たに作成しました。また、トップページの新着情報もちゃんとしたものに改めております。

トップページをリニューアルしたからすなわち営業開始というわけではありません。営業開始は8/8を予定しており、それまでのこれらのページは暫定版ということになります。

トップページには「暫定版」などとはどこにも書いておりませんが、新着情報に未来の情報(!)として営業開始日を掲載しておりますので、わかっていただけるのではないかと思います。

その他、事務所の準備を開始しております。事務所といいましても自宅の一室なのですが、物置代わりにさまざまなものをぶち込んでおりました部屋ですので、整理が大変です。

あとは、税務署、市役所、社会保険事務所などへの届け出を7月中に行えば、開業準備が整うということになります。
ウェブ・フォーラムへのアクセスは、本日午前0時現在で508件と、前日の451件から57件の増加となっております。前日が+53でしたから、平均55回spammerのVisitがカウントされていることになります。

来月になりますとカウンタが一旦リセットされ、月間の累計が集計されます。一応今月のところは毎日チェックして動向を調べることといたしましょう。
posted by 管理人 at 18:04| Comment(0) | TrackBack(0) | 日記

2009年06月27日

設立時の貸借対照表ができました

昨日で銀行口座が出来上がりましたので、いよいよ出金も可能となります。出金に先立って会計管理の体制も確立すべきと考え、昨日より弥生会計と取り組んでおります。

昨日の段階での問題点は、会計期間を1年以外にする方法がわからないこと、資本金の入力方法がわからないことの2点でしたが、後者は解決いたしました。

資本金が無事入力できましたので、その他の入力データと併せ、「設立時の貸借対照表」を作成いたしました。これは税務署に提出する会社設立の届出に添付する必要があるものです。

結果はご覧のとおりです。

なお、決算期間が1年になってしまう問題は良いことにいたします。といいますのは、最終的に出力される帳票がどうやらエクセルファイルである様子で、そうであるなら決算期間など、あとで書き換えることができます。

もちろん、日々の入出金まで書き直してしまうとわけがわからなくなりますので、弥生会計が期首としております7/1以前には入出金を行わないことにいたします。どのみち本日が27日であり、6月はあと3日を残すのみでして、この間にどうしても出金しなければならない事情もありませんから。

と、いうわけで会計ソフトの問題点は現時点ではすべて解決です。もちろん、実際に入出金を開始いたします7/1になりますと、また何か問題が起こりそうな予感はしているのですが、、、
昨日の記事で、ウェブ・フォーラムにspammerが依然押し寄せている可能性をご報告いたしましたが、この心配は当たりでして、1日50回ほどのspammerのアクセスがウェブ・フォーラムになされていることが判明いたしました。

昨日のブログでは、/bbs/wforum.cgiへのエントリーはHitが274のVisitが398となっておりましたが、ただいまみましたところではHitが274回、Visitが451回となっており、この1日でVisitが53回増加しております。

ウェブ・フォーラムは既に削除してありますので、spammerがいくらアクセスしようともNot Foundが返るだけで、これによる実害はありません。ただ、Visit数を評価する場合、この回数だけ余計にカウントされていることに注意しなければなりません。

と、いうわけで、ウェブ・フォーラムに対するエントリー数は、今後もチェックを続けることといたしましょう。spammerのアクセスが増えてもなにもうれしいことはありません。面倒が一つ増えるだけの困ったことではあります。
posted by 管理人 at 16:18| Comment(0) | TrackBack(0) | 日記
Powered by さくらのブログ