2016年01月06日

12月度概況

あけましておめでとうございます。

本年は、正月早々から公私に様々な案件が立て込み、このブログも更新が遅れましたことをお詫びいたします。

access1512.jpg昨年12月度の弊社HPへのアクセスは図のようになりました。ほぼ平常通りといったところです。

昨年から立て込んでおりますコンサルティング業務ですが、ここにきてますます増加し、他の業務がほとんど手を付けられない状況となっております。

コンサルティングはコンサルティングでお金になりますので、たくさん入ることは悪い話でもないですし、CodeSqueezer2.0に締め切りがあるわけでもありませんので、柔軟に対応する考えで取り進めております。

本業につきましては、これまで2年に一度のペースでDAシンポジウムにおきまして技術発表を行っております。これまでのペースで発表すると致しますと、本年が発表の年にあたり、開催日は例年通りであれば8月末ということになります。

当初の予定では、この場でCodeSqueezer2.0の技術内容について説明したいと考えていたのですが、例年どおりですと、論文締め切りが5月の頭、アブストラクトがその1月ほど前となっており、これまでにCodeSqueezer2.0に見通しを付けることはとても難しいと思われます。

一つの考え方として、発表を一年先送りにするという手も考えられるのですが、そろそろ現在やっております研究の外枠を明らかにしても良い頃合いということもあり、こちらの発表を行うという方向で取り進めたいと考えております。

この発表、仮題は「次世代コンピューティングのためのデザイン・オートメーション」、内容はパイプライン演算方式の汎用コンピュータの構成に関わるもので考えております。

このコンピュータの基本構成は、は昨年の本ブログ「5月度進捗」に記載いたしました公開特許(特開2015-091045)に基づくもので、今日でも実現可能な論理規模のFPGAを用いて大規模な数値演算を高速実行するというもの。ハードウエア部分にはさほどの技術的困難さはないと思われるのですが、鍵になるのは論理形成方法、すなわちデザイン・オートメーションであろうと考えております。

これを実現するための個々の技術に関しては、既に隔年のDAシンポジウムの場で発表済みです。2010年にはパイプライン演算に適した浮動小数点表現と有効桁のみを演算する論理の形成方法を発表し、2012年には数式からパイプライン演算論理を作り出すためのコンパイラを発表、2014年には誤差キャンセルが生じる場合にも情報が失われない論理形成手法について発表しております。

今回の報告は、このような汎用のパイプライン演算を行うためのハードウエアの概要と、それぞれの技術がどのように組み合わされるかということ、そしてこのように実現されたパイプライン・コンピュータと現在広く用いられておりますCPUで演算を行うコンピュータとの比較を中心に述べたいと考えております。

デザイン・オートメーションの部分は、過去の発表のまとめであり、ハードウエアに関しても特許の形で公開されてはおりますが、これら個々の独立した発表からはそのつながりはみえてこないでしょう。これらをまとめた形で全貌をご紹介することで、それぞれの技術が持つ本当の意味を分かっていただけるのではないか、と期待しております。

先ほどIPSJのページをのぞいてみたのですが、情報処理学会の2016年の予定は、まだ発表されておりません。間もなく出てくるものと思われますので、予定に後れを生じないよう、この先、チェックしていきたいと考えております。

具体的アクションに関しましては、本ブログで都度ご報告する予定です。ご期待ください。
posted by 管理人 at 10:42| Comment(0) | TrackBack(0) | 日記
この記事へのコメント
コメントを書く
お名前:

メールアドレス:

ホームページアドレス:

コメント:

この記事へのトラックバックURL
http://blog.sakura.ne.jp/tb/171354409

この記事へのトラックバック
Powered by さくらのブログ